一种在工件上沉积含硅、氮、氢或氧中的任何元素的涂层的低温工艺，包括将该工件放置在反应室中并面向反应室工艺区，将含硅、氮、氢或氧中的任何元素的工艺气体注入反应室，通过向在反应室外部、形成再进入路径一部分的再进入管的一部分施加约１０兆赫大小的高频射频等离子体源功率，在通过工艺区的再进入路径中产生环形射频等离子体流，向工件施加一或几兆赫大小的低频射频等离子体偏压功率，维持工件的温度在大约１００℃以下。
【技术实现步骤摘要】
本专利技术涉及一种化学气相沉积工艺，特别涉及一种保形性、应力和化学气相沉积层成分独立可变的甚低温化学气相沉积工艺。相关申请的互见参照本申请是正在审查中的申请号为10/786,410、2004年2月24日提交的、名称为“使用等离子体浸没离子植入的含硅绝缘体结构的制造”、申请人为丹·梅丹等的美国专利申请的部分继续申请；申请号为10/786,410的申请又是正在审查中的申请号为10/646,533、2003年8月22日提交的、名称为“使用具有低离解和低的最小等离子体电压的等离子体源的等离子体浸没离子植入工艺”、申请人为肯尼斯·柯林斯等的美国专利申请的部分继续申请；申请号为10/646,533的申请又是正在审查过程中的申请号为10/164,327、2002年6月5日提交的、名称为“具有磁性控制离子分布的外激环形等离子体源”、申请人为肯尼斯·柯林斯等的美国专利申请的部分继续申请。下述申请含有与本专利技术相关的主题申请号为10/646,458、2003年8月22日提交、名称为“包括具有低离解和低最低等离子体电压的等离子体源的等离子体浸没离子植入设备”、申请人为肯尼斯·柯林斯等的美国专利申请；申请号为10/646,460、2003年8月22日提交、名称为“包括具有低离解和低最低等离子体电压的电感耦合等离子体源的等离子体浸没离子植入系统”、申请人为肯尼斯·柯林斯等的美国专利申请；申请号为10/646,467、2003年8月22日提交、名称为“使用具有低离解和低最低等离子体电压的电感耦合等离子体源的等离子体浸没离子植入工艺”、申请人为肯尼斯·柯林斯等的美国专利申请；申请号为10/646,526、2003年8月22日提交、名称为“包括具有低离解和低最低等离子体电压的电容耦合等离子体源的等离子体浸没离子植入系统”、申请人为肯尼斯·柯林斯等的美国专利申请；申请号为10/646,527、2003年8月22日提交、名称为“包括具有低离解和低最低等离子体电压的电容耦合等离子体源的等离子体浸没离子植入系统”、申请人为肯尼斯·柯林斯等的美国专利申请；申请号为10/646,528、2003年8月22日提交、名称为“包括具有低离解和低最低等离子体电压的电感耦合等离子体源的等离子体浸没离子植入设备”、申请人为肯尼斯·柯林斯等的美国专利申请；申请号为10/646,532、2003年8月22日提交、名称为“包括具有低离解和低最低等离子体电压的电容耦合等离子体源的等离子体浸没离子植入设备”、申请人为肯尼斯 柯林斯等的美国专利申请；申请号为10/646,612、2003年8月22日提交、名称为“使用具有低离解和低最低等离子体电压的电容耦合等离子体源的等离子体浸没离子植入工艺”、申请人为肯尼斯·柯林斯等的美国专利申请。
技术介绍
化学气相沉积工艺能够在半导体基板或中间层上形成高质量的层或膜。该膜可以是一层氧化膜或薄的氧化膜、氮化硅钝化层或蚀刻阻挡层，或者隔离槽填充层。该膜形成的速度往往较低。然而，有两种能够以较高速率沉积膜的化学气相沉积工艺，即等离子体增强化学气相沉积(PECVD，Plasma Enhanced Chemical Vapor Deposition)工艺和高密度等离子体化学气相沉积(HDPCVD，High Density Plasma Chemical Vapor Deposition)工艺。PECVD工艺通过以大约1.5托(Torr)相对高室压在半导体晶片上产生高浓度工艺气体的操作获得高沉积速率。HDPCVD工艺通过产生高密度等离子体获得高沉积速率。这两种工艺可能不适用某些新的集成电路技术的CVD工艺，特别是不适用特征大小为纳米级的65纳米技术。PECVD工艺不适宜制造65纳米元件，因为该工艺用来提高CVD沉积速率的高室压会产生高离子再结合率，所以等离子体离子密度较小(大约10-5ions/cc)。如此小的等离子体离子密度减小了其对晶片表面等离子体离子碰撞的CVD化学反应能量所产生的作用。所以，所需的CVD反应能量的获得只能加热晶片到较高温度以通过热力学上的办法提供所需化学能量。而且，除非晶片被加热到约400℃，否则高室压会导致高CVD沉积速率，使得沉积膜具有片状结构。这具有沉积时在晶体生长中使片状缺陷退火的效果。因而为了生长或沉积高质量膜，PECVD工艺中需要较高的晶片温度。在使用这样的PECVD工艺制造65纳米晶片时就产生了问题。400℃的晶片温度通过热熔化或掺杂使得晶片中的精细特征和其它特征变形，导致65纳米特征变形或毁坏。例如，掺杂的P-通道或N-通道区之间的临界源极—漏极通道长度可能被减小到元件出现故障的临界点之下。由热扩散引起上述特征的变形大小与扩散长度对应，对应关系定义如下D＝k1/2公式中，D是在特定温度和特定时间下原子扩散的平均距离，t是晶片加热的期间或时间，T是晶片被加热的温度。在PECVD工艺中沉积高质量层所需要的温度下，掺杂和其它特征在完成工艺所需的时间内扩散超出65nm临界距离。为防止扩散超出65nm临界距离而降低晶片温度会导致无法接受的劣质膜。所以，使用高室压的PECVD工艺不适宜在65纳米元件上沉积高质量膜。HDPCVD工艺采取相反的方法，使用非常低的室压(1.5毫托(mTorr))来获得非常高的等离子体离子密度(10-1ions/cc)。高等离子体离子密度导致晶片表面上为生长反应提供所需化学能量的高等离子体离子流量，从而改善生长工艺以实现高生长率。HDPCVD工艺中使用低频电感耦合等离子体源，产生非常高的等离子体离子密度，离子产生区非常接近晶片表面。在这样的低室压和低频下工作的电感耦合反应器，只有使用较大的源功率，比如2KW(最低限度)才能点燃或维持等离子体。在该最低功率大小下，最小的等离子体离子密度非常高。这就产生了一个问题，即最小的等离子体离子密度导致晶片的等离子体过度加热，迫使晶片温度达到约400℃。因为在用于等离子体引燃或维持的反应器的最小源功率下出现这种情况，所以HDPCVD反应器中的晶片温度对于65nm元件来说必然是太高了。PECVD和HDPCVD工艺的另一缺点与元件特征尺寸无关，而是由PECVD工艺中所需的高晶片温度所引起的，在HDPCVD工艺中不可避免在上述工艺中不能使用光刻胶掩膜，因为高晶片温度超过了导致光刻胶被毁坏或将其剥离晶片的温度。所以，PECVD和HDPCVD工艺只能在不需要光刻胶掩膜的工艺步骤中应用，这通常极大限制了化学气相沉积(CVD)工艺的应用。PECVD工艺典型地使用高室压(1.5托(Torr))。该PECVD反应器电容耦合中等功率大小(例如600W)的高频(HF)(例如13.56MHz)射频源功率，获得较低的等离子体离子/中性粒子比率(10-5)，并施加中等功率大小(例如2kW)的低频(LF)(例如在400KHZ以下)射频(RF)偏压功率，获得100V以下的偏压或晶片壳层电压。加热器加热晶片到所需的高温。得到的CVD沉积速率大约为5000/min(埃/分钟)。HDPCVD工艺典型地使用适宜低室压(1.5毫托(mTorr))的电感耦合反应器。HDPCVD反应器施加甚高功率等级(例如10kW)的低频(LF)(例如2MHz)射频(RF)源功率，获得甚高等离子本文档来自技高网...
【技术保护点】
一种将物质植入工件的方法，其特征是包括：把上述工件放置在工艺室的工艺区内，该工艺室有一对通常在上述工艺区的相对侧面附近的端口，该端口和上述工艺室外部的管道连接在一起；将包括要植入的第一类物质在内的工艺气体注入上述工艺室中；由上述反应气体产生等离子体流，引起上述等离子体流在包括上述管道和上述工艺区的循环再进入路径上震荡；将偏压与上述工件耦合，并设置上述偏压至与上述物质要植入的工件表面以下所想要的深度分布相对应的等级大小。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：塙广二，卡里提克拉玛瓦米，肯尼思S柯林斯，阿米尔阿尔巴亚提，柏周伽罗，安德鲁阮，
申请(专利权)人：塙广二，卡里提克拉玛瓦米，肯尼思S柯林斯，阿米尔阿尔巴亚提，柏周伽罗，安德鲁阮，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。