金属氧化物半导体晶体管及其制作方法技术

本发明专利技术涉及一种金属氧化物半导体晶体管。所述金属氧化物半导体晶体管包括P型阱区、形成于所述P型阱区表面的源区与漏区、形成于所述源区与漏区上及所述P型阱区上的栅极氧化层、形成于所述栅极氧化层上的栅极多晶硅，所述栅极多晶硅包括至少部分位于所述源区的栅极氧化层上方的第一部分、至少部分位于所述漏区的栅极氧化层上方的第二部分、及连接于所述第一部分与第二部分之间的第三部分，所述第三部分包括迂回结构，使得所述迂回结构的长度大于所述第一部分与所述第二部分之间的距离。

【技术实现步骤摘要】
金属氧化物半导体晶体管及其制作方法
本专利技术涉及半导体制造工艺
，特别地，涉及一种金属氧化物半导体晶体管及其制作方法。
技术介绍
金属氧化物半导体(MOS)晶体管是半导体制造中的基本器件，其广泛适用于各种集成电路中。然而，现有金属氧化物半导体(MOS)晶体管的制作方法当前面对的最主要问题之一是，随着器件特征尺寸的缩小(栅极宽度)，沟道的长度越来越短，同样的阱区浓度下，越短的沟道长度，源极和漏极即越容易发生穿通，造成较大的漏电，从而影响器件的可靠性。若采取多栅的结构，沟道长度会明显增加，但不可避免的会带来沟道电阻增大，器件导通电阻上升的问题，从而影响器件的可靠性。特别是低压器件，表现会更加明显，对器件可靠性的影响更大。
技术实现思路
本专利技术的其中一个目的在于为解决上述至少一个技术问题而提供一种金属氧化物半导体晶体管及其制作方法。一种金属氧化物半导体晶体管，其包括P型阱区、形成于所述P型阱区表面的源区与漏区、形成于所述源区与漏区上及所述P型阱区上的栅极氧化层、形成于所述栅极氧化层上的栅极多晶硅，所述栅极多晶硅包括至少部分位于所述源区的栅极氧化层上方的第一部分、至少部分位于所述漏区的栅极氧化层上方的第二部分、及连接于所述第一部分与第二部分之间的第三部分，所述第三部分包括迂回结构，使得所述迂回结构的长度大于所述第一部分与所述第二部分之间的距离。在一种实施方式中，所述第一部分及所述第二部分均为条形部，所述第一部分的条形部与所述第二部分的条形部相互平行。在一种实施方式中，所述迂回结构包括多个，所述多个迂回结构并行连接于所述第一部分及所述第二部分之间。在一种实施方式中，相邻两个迂回结构的间距大于每个迂回结构的最大宽度。在一种实施方式中，所述迂回结构的形状为方波形、波浪形、锯齿形、或者环形部与直条部交替连接的形状。在一种实施方式中，所述迂回结构的形状为方波形，其包括沿所述第一部分至第二部分的方向延伸的水平部及连接所述水平部的竖直部，所述水平部的宽度大于所述竖直部的宽度。在一种实施方式中，所述竖直部的宽度在0.3um-0.5um的范围内。在一种实施方式中，所述第一部分与所述源区的交叠宽度在0.3um-0.8um的范围内.在一种实施方式中，所述第二部分与所述漏区的交叠宽度在0.3um-0.8um的范围内。一种金属氧化物半导体晶体管的制作方法包括以下步骤：提供P型阱区，在所述P型阱区表面形成源区与漏区；在所述源区与漏区上及所述P型阱区上依序形成栅极氧化层及栅极多晶硅层；对所述栅极多晶硅层进行光刻及刻蚀，形成栅极多晶硅，所述栅极多晶硅包括至少部分位于所述源区的栅极氧化层上方的第一部分、至少部分位于所述漏区的栅极氧化层上方的第二部分、及连接于所述第一部分与第二部分之间的第三部分，所述第三部分包括迂回结构，使得所述迂回结构的长度大于所述第一部分与所述第二部分之间的距离。本专利技术提供一种金属氧化物半导体晶体管及其制作方法中，采用迂回结构增加沟道长度，形成一种长沟道的金属氧化物半导体晶体管，从而避免穿通现象的发生，同时，当金属氧化物半导体晶体管用作电容时，还可显著增加金属氧化物半导体晶体管的栅极电容，大大特高金属氧化物半导体晶体管的特性。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1是本专利技术第一实施方式的金属氧化物半导体晶体管的部分平面结构示意图。图2是图1所示金属氧化物半导体晶体管的剖面示意图。图3-图5是图2所示金属氧化物半导体晶体管的制作方法的部分步骤的结构示意图。图6是本专利技术第二实施方式的金属氧化物半导体晶体管的部分平面结构示意图。【具体实施方式】下面将对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。请参阅图1-图2，图1是本专利技术第一实施方式的金属氧化物半导体晶体管的部分平面结构示意图，图2是图1所示金属氧化物半导体晶体管的剖面示意图。所述金属氧化物半导体晶体管包括P型阱区、形成于所述P型阱区表面的源区与漏区、形成于所述源区与漏区上及所述P型阱区上的栅极氧化层、形成于所述栅极氧化层上的栅极多晶硅，所述栅极多晶硅包括至少部分位于所述源区的栅极氧化层上方的第一部分、至少部分位于所述漏区的栅极氧化层上方的第二部分、及连接于所述第一部分与第二部分之间的第三部分，所述第三部分包括迂回结构，使得所述迂回结构的长度大于所述第一部分与所述第二部分之间的距离。具体地，所述第一部分及所述第二部分均为条形部，如直条部，所述第一部分的条形部与所述第二部分的条形部相互平行。所述迂回结构包括多个，所述多个迂回结构并行连接于所述第一部分及所述第二部分之间。相邻两个迂回结构的间距大于每个迂回结构的最大宽度。所述迂回结构的形状为方波形、波浪形、锯齿形，本实施方式中，主要以所述迂回结构的形状为方波形进行示例性说明。所述迂回结构包括沿所述第一部分至第二部分的方向延伸的水平部及连接所述水平部的竖直部，所述水平部的宽度大于所述竖直部的宽度。具体地，所述竖直部的宽度在0.3um-0.5um的范围内，优选为0.3um。所述第一部分与所述源区的交叠宽度在0.3um-0.8um的范围内，优选为0.5um。所述第二部分与所述漏区的交叠宽度在0.3um-0.8um的范围内，优选为0.5um。请参阅图3-图5，图3-图5是图2所示金属氧化物半导体晶体管的制作方法的部分步骤的结构示意图。所述金属氧化物半导体晶体管的制作方法包括以下步骤。步骤S1，请参阅图3及图4，其中图3为剖面图，图4为平面图，提供P型阱区，在所述P型阱区表面形成源区与漏区。步骤S2，请参阅图5，在所述源区与漏区上及所述P型阱区上依序形成栅极氧化层及栅极多晶硅层。步骤S3，请参阅图1及图2，对所述栅极多晶硅层进行光刻及刻蚀，形成栅极多晶硅。请参阅图6，图6是本专利技术第二实施方式的金属氧化物半导体晶体管的部分平面结构示意图。所述第二实施方式的金属氧化物半导体晶体管与第一实施方式的金属氧化物半导体晶体管的结构基本相同，二者的主要区别在于：迂回结构的形状不同。所述第二实施方式中，所述迂回结构为环形部与直条部交替连接的形状，其中，所述环形部可以为圆形、方形环、矩形环、六角形等，本实施方式主要以所述环形部位方形环为例进行示例性说明。相较于现有技术，本专利技术提供一种金属氧化物半导体晶体管及其制作方法中，采用迂回结构增加沟道长度，形成一种长沟道的金属氧化物半导体晶体管，从而避免穿通现象的发生，同时，当金属氧化物半导体晶体管用作电容时，还可显著增加金属氧化物半导体晶体管的栅极电容，大大特高金属氧化物半导体晶体管的特性。以上所述的仅是本专利技术的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本专利技术创造构思的前提下，还可以做出改进，但这些均属于本专利技术的保护范围。本文档来自技高网...

【技术保护点】
一种金属氧化物半导体晶体管，其特征在于：所述金属氧化物半导体晶体管包括P型阱区、形成于所述P型阱区表面的源区与漏区、形成于所述源区与漏区上及所述P型阱区上的栅极氧化层、形成于所述栅极氧化层上的栅极多晶硅，所述栅极多晶硅包括至少部分位于所述源区的栅极氧化层上方的第一部分、至少部分位于所述漏区的栅极氧化层上方的第二部分、及连接于所述第一部分与第二部分之间的第三部分，所述第三部分包括迂回结构，使得所述迂回结构的长度大于所述第一部分与所述第二部分之间的距离。

【技术特征摘要】
1.一种金属氧化物半导体晶体管，其特征在于：所述金属氧化物半导体晶体管包括P型阱区、形成于所述P型阱区表面的源区与漏区、形成于所述源区与漏区上及所述P型阱区上的栅极氧化层、形成于所述栅极氧化层上的栅极多晶硅，所述栅极多晶硅包括至少部分位于所述源区的栅极氧化层上方的第一部分、至少部分位于所述漏区的栅极氧化层上方的第二部分、及连接于所述第一部分与第二部分之间的第三部分，所述第三部分包括迂回结构，使得所述迂回结构的长度大于所述第一部分与所述第二部分之间的距离。2.如权利要求1所述的金属氧化物半导体晶体管，其特征在于：所述第一部分及所述第二部分均为条形部，所述第一部分的条形部与所述第二部分的条形部相互平行。3.如权利要求1所述的金属氧化物半导体晶体管，其特征在于：所述迂回结构包括多个，所述多个迂回结构并行连接于所述第一部分及所述第二部分之间。4.如权利要求3所述的金属氧化物半导体晶体管，其特征在于：相邻两个迂回结构的间距大于每个迂回结构的最大宽度。5.如权利要求1所述的金属氧化物半导体晶体管，其特征在于：所述迂回结构的形状为方波形、波浪形、锯齿形、或者环形部与直条部交替连接的形状。6.如权利要求1所述的金属氧化物...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：深圳市晶特智造科技有限公司，
类型：发明
国别省市：广东,44