包括沟槽的半导体器件和制造半导体器件的方法技术
【技术实现步骤摘要】
包括沟槽的半导体器件和制造半导体器件的方法本申请是申请日为2013年11月29日、优先权日为2012年11月30日、申请号为201310620898.8并且专利技术名称为“包括沟槽的半导体器件和制造半导体器件的方法”申请的分案申请。
本专利技术涉及包括沟槽的半导体器件和制造半导体器件的方法。
技术介绍
半导体器件（诸如场效应晶体管（FET）和绝缘栅双极型晶体管（IGBT））普遍地用在较宽范围的应用（例如汽车和工业）中。当由这些半导体器件切换负载时，电气特性中的不期望振荡（诸如IGBT的集电极-发射极电压的振荡）可能出现。期望提供允许减小或抑制负载切换期间的振荡的半导体器件。另外，期望提供用于制造该半导体器件的方法。
技术实现思路
根据半导体器件的实施例，所述半导体器件包括第一晶体管单元，所述第一晶体管单元在第一沟槽中包括第一栅电极。所述半导体器件进一步包括第二晶体管单元，所述第二晶体管单元在第二沟槽中包括第二栅电极。第一和第二栅电极被电连接。所述半导体器件进一步包括第一和第二沟槽之间的第三沟槽。第三沟槽从半导体主体的第一侧比第一和第二沟槽更深地延伸到半导体主体中。所述...
【技术保护点】
一种制造半导体器件的方法，包括：形成在第一沟槽中包括第一栅电极的第一晶体管单元；形成在第二沟槽中包括第二栅电极的第二晶体管单元，其中第一和第二栅电极被电连接；在第一和第二沟槽之间形成第三沟槽，其中第三沟槽从半导体主体的第一侧比第一和第二沟槽更深地延伸到半导体主体中；在第三沟槽中形成覆盖第三沟槽的底侧和侧壁的电介质；以及通过引入掺杂剂通过以下中的至少一个来形成半导体区：（i）第一和第二沟槽的底侧，以及（ii）第三沟槽的底侧；其中，所述半导体区邻接相应沟槽的底侧，并且包括比漂移区更高的净掺杂浓度，所述漂移区邻接所述半导体主体的主体区的底侧。
【技术特征摘要】
2012.11.30 US 13/6903281.一种制造半导体器件的方法，包括：形成在第一沟槽中包括第一栅电极的第一晶体管单元；形成在第二沟槽中包括第二栅电极的第二晶体管单元，其中第一和第二栅电极被电连接；在第一和第二沟槽之间形成第三沟槽，其中第三沟槽从半导体主体的第一侧比第一和第二沟槽更深地延伸到半导体主体中；在第三沟槽中形成覆盖第三沟槽的底侧和侧壁的电介质；以及通过引入掺杂剂通过以下中的至少一个来形成半导体区：（i）第一和第二沟槽的底侧，以及（ii）第三沟槽的底侧；其中，所述半导体区邻接相应沟槽的底侧，并且包括比漂移区更高的净掺杂浓度，所述漂移区邻接所述半导体主体的主体区的底侧。2.根据权利要求1的方法，其中，通过经由掩模离子注入来引入掺杂剂而形成所述半导体区。3.根据权利要求1的方法，其中，通过在填充第三沟槽之前引入掺杂剂通过第三沟槽的底侧进入到半导体主体中而形成所述半导体区。4.根据权利要求3的方法，其中，所述引入掺杂剂不包括引入掺杂剂通过第一和第二沟槽的底侧。5.根据权利要求3的方法，其中所述漂移区具有第一导电类型，并且所述主体区具有与第一导电类型互补的第二导电类型；其中，所述掺杂剂是第一导电类型的掺杂剂。6.根据权利要求3的方法，其中，利用至少一种介电材料填充第三沟槽。7.根据权利要求1的方法，其中，通过在填充第一和第二沟槽之前引入掺杂剂通过第一和第二沟槽的底侧进入到半导体主体中而形成所述半导体区。8.根据权利要求7的方法，其中，所述引入掺杂剂不包括引入掺杂剂通过第三沟槽的底侧。9.根据权利要求7的方法，其中所述漂移区具有第一导电类型，并且所述主体区具有与第一导电类型互补的第二导电类型；其中，所述掺杂剂是第二导电类型的掺杂剂。10.根据权利要求1的方法，其中形成第一、第二和第三沟槽包括：在第一侧处形成图案化的掩模，其中所述图案化的掩模包括第一类型的开口，第一类型的开口具有比第二类型的开口大的横向宽度；以及蚀刻第一和第二沟槽通过第二类型的开口，并且蚀刻第三沟槽通过第一类型的开口。11.一种半导体器件，包括：第一晶体管单元，其在第一沟槽中包括第一栅电极；第二晶体管单元，其在第二沟槽中包括第二栅电极，其中第一和第二栅电极被电连接；在第一和第二沟槽之间的第三沟槽，其中第三沟槽从半导体主体的第一侧比第一和第二沟槽更深地延伸到半导体主体中；第三沟槽中的电介质，其覆盖第三沟...
【专利技术属性】
技术研发人员：M科托罗格亚，HP费尔斯尔，Y加夫利纳，FJ桑托斯罗德里古斯，HJ舒尔策，G赛贝特，AR施特格纳，W瓦格纳，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。