层叠体制造技术

根据本发明专利技术的一个实施例的层叠体设置有：多个晶体管；第一基板；和第二基板，所述第二基板与所述第一基板层叠且电连接至所述第一基板。多个晶体管中的将以作为最低电压的第一驱动电压驱动的第一晶体管仅设置在所述第一基板和所述第二基板中的所述第一基板中，从而形成第一电路。

【技术实现步骤摘要】
【国外来华专利技术】层叠体
本专利技术涉及包括多个电路的层叠体，所述电路包括具有不同驱动电压的多个晶体管。
技术介绍
在半导体集成电路器件中，根据摩尔定律(Moore'slaw)的比例缩小法则(scalingrule)一直在进行着小型化和低压化，以实现性能的提高和电力消耗的降低。然而，在14nm代或下一代的器件中，使用超过光刻极限的微加工技术来形成扩散层、栅极、触点和配线过孔，这造成制造成本的增加。特别地，为了能够在低压操作，晶体管结构从现有的硅(Si)平面结构变为以鳍式场效应晶体管(Fin-FET)为代表的三维结构。此外，半导体材料的演变路线图从Si材料进展至锗(Ge)和诸如InGaAs等化合物基材，并且进一步进展至石墨烯结构。因此，取得具有这样器件结构的晶体管已经成了主要问题。此外，近年来存在将兼容各种通信频段的芯片安装在诸如智能手机等半导体集成电路器件中的趋势，这导致了如下问题：与芯片相关的数据处理所用的模拟芯片和逻辑芯片增加，进而增大了安装面积。此外，存在这样的问题：制造工序变得极其复杂，从而进一步增加制造成本。与之相比，例如，专利文献1公开了一种包括多个电路的半导体器件，在这些电路中，包含高压本文档来自技高网...

【技术保护点】
一种层叠体，其包括：多个晶体管；第一基板；和第二基板，所述第二基板与所述第一基板层叠且电连接至所述第一基板，其中，所述多个晶体管中的将以作为最低电压的第一驱动电压驱动的第一晶体管仅设置在所述第一基板和所述第二基板中的所述第一基板中，以形成第一电路。

【技术特征摘要】
【国外来华专利技术】2015.09.01 JP 2015-172264;2016.03.04 JP 2016-042651.一种层叠体，其包括：多个晶体管；第一基板；和第二基板，所述第二基板与所述第一基板层叠且电连接至所述第一基板，其中，所述多个晶体管中的将以作为最低电压的第一驱动电压驱动的第一晶体管仅设置在所述第一基板和所述第二基板中的所述第一基板中，以形成第一电路。2.根据权利要求1所述的层叠体，其中，第二电路形成在所述第二基板中，所述第二电路包括所述多个晶体管中的将以比所述第一驱动电压更高的第二驱动电压驱动的第二晶体管。3.根据权利要求2所述的层叠体，其中，所述第一电路还包括将以高于所述第一驱动电压且低于所述第二驱动电压的第三驱动电压驱动的第三晶体管。4.根据权利要求2所述的层叠体，其中，所述第一晶体管和所述第二晶体管均包括栅极电极、一对源极-漏极电极、形成沟道的半导体膜以及设置在所述栅极电极和所述半导体膜之间的栅极绝缘膜，且所述第二晶体管中的所述栅极绝缘膜的厚度厚于所述第一晶体管中的所述栅极绝缘膜的厚度。5.根据权利要求1所述的层叠体，其中，所述第一晶体管的半导体层包括硅(Si)、锗(Ge)、化合物半导体和石墨烯中的一者。6.根据权利要求1所述的层叠体，其中，所述第一晶体管是全耗尽型晶体管、T-FET和使用高介电常数膜/金属栅极(高K/金属栅极)技术的晶体管中的一种或多种。7.根据权利要求2所述的层叠体，其中，所述第一电路是逻辑电路，且所述第二电路是模拟电路。8.根据权利要求1所述的层叠体，其中，所述第一基板和所述第二基板通过表面接合或贯通电极来彼此电连接。9.根据权利要求1所述的层叠体，其中，具有允许在多个频带进行发射和接收的通信功能的一个或多个电路安装在所述第二基板中。10.根据权利要求9所述的层叠体，其中，具有允许在多个频带进行发射和接收的通信功能的所述电路包括：包含收发开关和功率放大器的RF前端单元，和包含低噪放大器和收发混频器的RF-IC单元。11.根据权利要求10所述的层叠体，其中，在所述RF前端单元和所述RF-IC单元包括具有第三晶体管的第三电路的情况下，所述第三电路设置在所述第一基板中，并且所述第三晶体管的驱动电压低于设置在所述第二基板中的第...

【专利技术属性】
技术研发人员：横山孝司，梅林拓，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本,JP