半导体装置及其制造方法制造方法及图纸

本发明专利技术公开了一种半导体装置及其制造方法，涉及半导体技术领域。该方法包括：提供衬底结构，包括：衬底；位于衬底上沿着第一方向延伸的一个或多个鳍片；和位于鳍片周围的隔离区；隔离区包括位于鳍片在第一方向上的侧面的第一隔离区和位于鳍片在第二方向上的侧面的第二隔离区；在衬底结构上依次形成第一、第二和第三绝缘层；形成覆盖第一隔离区上方的第三绝缘层的阻挡层；以阻挡层为掩模执行第一刻蚀工艺，以去除暴露的第三绝缘层；去除阻挡层；以剩余的第三绝缘层为掩模执行第二刻蚀工艺，以去除暴露的第二绝缘层；执行第三刻蚀工艺，以去除剩余的第三绝缘层和暴露的第一绝缘层，并去除第二隔离区的一部分；去除剩余的第二绝缘层。

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及半导体
，尤其涉及一种半导体装置及其制造方法。
技术介绍
在鳍式场效应晶体管(FinFieldEffectTransistor，FinFET)中，为了控制关键尺寸的一致性(CDuniformity)，可能会在浅沟槽隔离区(STI)上形成伪栅结构。另外，为了改善FinFET器件的性能，通常需要对与伪栅结构邻近的鳍片的端部进行刻蚀以形成凹陷，进而通过在凹陷中外延生长半导体材料来向沟道引入应力。但是，通常情况下，由于STI区要比鳍片低，因此STI区上的伪栅结构的底部相对于鳍片也更靠下。如果套刻精度或工艺有偏差，在STI区上形成的伪栅结构可能会偏移，从而使得伪栅结构与鳍片搭起来，也即形成桥(bridge)，这可能会造成漏电现象，从而降低器件的可靠性。另外，伪栅结构的偏移还会对外延生长的半导体材料的轮廓造成影响，这会降低向沟道引入的应力大小，从而降低器件的载流子的迁移率，从而降低了器件性能。
技术实现思路
本专利技术的一个目的在于提高器件的可靠性。本专利技术的另一个目的在于提高器件载流子的迁移率。根据本专利技术的一个实施例，提供了一种半导体装置的制造方法本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于，包括：提供衬底结构，所述衬底结构包括：衬底；位于衬底上沿着第一方向延伸的一个或多个鳍片；和位于所述鳍片周围的隔离区；其中，所述隔离区的上表面与所述鳍片的上表面基本齐平，所述隔离区包括第一隔离区和第二隔离区，所述第一隔离区位于所述鳍片在所述第一方向上的侧面，所述第二隔离区位于所述鳍片在不同于所述第一方向的第二方向上的侧面；在所述衬底结构上依次形成第一绝缘层、第二绝缘层和第三绝缘层；形成覆盖所述第一隔离区上方的第三绝缘层的阻挡层；以所述阻挡层为掩模执行第一刻蚀工艺，以去除暴露的第三绝缘层；去除所述阻挡层；以剩余的第三绝缘层为掩模执行第二刻蚀工艺，以去除暴露的第...

【技术特征摘要】
1.一种半导体装置的制造方法，其特征在于，包括：提供衬底结构，所述衬底结构包括：衬底；位于衬底上沿着第一方向延伸的一个或多个鳍片；和位于所述鳍片周围的隔离区；其中，所述隔离区的上表面与所述鳍片的上表面基本齐平，所述隔离区包括第一隔离区和第二隔离区，所述第一隔离区位于所述鳍片在所述第一方向上的侧面，所述第二隔离区位于所述鳍片在不同于所述第一方向的第二方向上的侧面；在所述衬底结构上依次形成第一绝缘层、第二绝缘层和第三绝缘层；形成覆盖所述第一隔离区上方的第三绝缘层的阻挡层；以所述阻挡层为掩模执行第一刻蚀工艺，以去除暴露的第三绝缘层；去除所述阻挡层；以剩余的第三绝缘层为掩模执行第二刻蚀工艺，以去除暴露的第二绝缘层；执行第三刻蚀工艺，以去除剩余的第三绝缘层和暴露的第一绝缘层，并去除所述第二隔离区的一部分；去除剩余的第二绝缘层。2.根据权利要求1所述的方法，其特征在于，所述阻挡层还覆盖与所述第一隔离区邻接的鳍片的端部的上方的第三绝缘层。3.根据权利要求1所述的方法，其特征在于，所述第一绝缘层和所述第二绝缘层具有不同的蚀刻选择比；所述第二绝缘层和所述第三绝缘层具有不同的蚀刻选择比。4.根据权利要求1所述的方法，其特征在于，所述第一绝缘层是氧化物层；所述第二绝缘层是氮化物层；所述第三绝缘层是氧化物层。5.根据权利要求1所述的方法，其特征在于，所述提供衬底结构的步骤包括：提供初始衬底；在所述初始衬底上形成图案化的硬掩模；以所述硬掩模为掩模对所述初始衬底进行刻蚀，从而形成衬底和位于衬底上的一个或多个鳍片；沉积隔离材料以填充鳍片周围的空间，所述隔离材料的上表面与所述硬掩模的上表面基本齐平；对所述隔离材料进行回刻，以露出所述硬掩模；去除所述硬掩模，从而形成所述衬底结构。6.根据权利要求5所述的方法，其特征在于，所述初始衬底包括初始半导体层和位于所述初始半导体层上的初始氧化物层；所述鳍片包括半导体层和位于所述半导体层上的氧化物层。7.根据权利要求1所述的方法，其特征在于，还包括：在所述鳍片上形成第一栅极结构，并且在剩余的第一绝缘层上形成第二栅极结构。8.根据权利要求7所述的方法，其特征在于，还包括：以所述第一栅极结构和所述第二栅极结构为掩模，刻蚀所述第一栅极结构两侧的鳍片以形成凹陷；在所述凹陷中外延生长半导体材料以形成源区和漏区。9.根据权利要求8所述的方法，其特征在于，所述半导体材料包括SiGe或SiC。10.根据权利要求7所述的方法，其特征在于，所述第一栅极结构包括在所述鳍片的表面上的第一栅极电介质层、在所述第一栅极电介质层上的第一栅极...

【专利技术属性】
技术研发人员：赵海，刘洋，毛刚，杨正睿，李永明，俞少峰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，比利时微电子研究中心，
类型：发明
国别省市：上海,31