多芯片再布线封装结构制造技术

本实用新型专利技术提供一种多芯片再布线封装结构，包括基体，其主要改进之处在于，在基体的一个表面制作有金属再布线层；一个或多个芯片焊接在基体表面的金属再布线层上；芯片的电连接点向下与金属再布线层连接；在基体的一个表面设有表面覆盖层，覆盖所述基体的一个表面和金属布线层，芯片的背面露出或不露出所述表面覆盖层；在表面覆盖层上对应于需要设置输入输出端口的位置开口，在开口处设有与金属布线层连接的输入输出端口。本实用新型专利技术具有低成本、高良率的优点，能够同时实现多芯片再布线封装结构。

Multi chip rewiring and encapsulation structure

The utility model provides a multi chip rewiring package structure, including a matrix. The main improvement is that the metal rewiring layer is made on one surface of the matrix; one or more chips are welded on the metal rewiring layer on the substrate surface; the electrical connection point of the chip is connected with the metal rewiring layer downward; in the matrix, the electrical connection point of the chip is connected to the metal rewiring layer. A surface is provided with a surface covering layer covering a surface of the matrix and a metal wiring layer. The back of the chip is exposed or does not reveal the surface covering layer; on the surface cover layer, the position of the input and output port needs to be set, and an input and output port connected with a metal wire layer is provided at the opening. The utility model has the advantages of low cost and high yield, and can realize the multi chip rewiring encapsulation structure at the same time.

【技术实现步骤摘要】
多芯片再布线封装结构
本技术涉及系统级封装领域，尤其是涉及多芯片再布线层的晶圆级再布线结构和工艺方法。
技术介绍
随着芯片功能变得越来越复杂，I/O数越来越多，Fan-in（扇入）封装已不能满足I/O扇出的要求。Fan-out（扇出）封装技术是对fan-in封装技术的补充，通过再构圆片的方式将芯片I/O端口引出。fan-out工艺在2008年就开始应用，主要是英飞凌无线的eWLB(EmbeddedWaferLevelBGA)技术。随着工艺技术逐渐成熟，成本不断降低，同时加上芯片工艺的不断提升，其应用可能出现爆发性增长。英飞凌的Fan-out工艺流程如下：先将芯片临时放置在一片晶圆载片上；然后使用圆片级注塑工艺，将芯片埋入到模塑料中，固化模塑料，再移除晶圆载片。之后对埋有芯片的模塑料圆片进行晶圆级工艺（钝化、金属再布线和植球），最后切片完成封装。现有技术有三个主要缺点：1，工艺流程复杂（引入临时键合和拆键合），需要投入工艺和设备资源较多；2，由第一条导致的产品性价比较低；3，采用封装主体是EMC材料，所以晶圆翘曲以及较厚的产品厚度都是生产过程中的一大难点。
技术实现思路
针对现有技术中存在的不足，本技术提供一种多芯片再布线封装结构，具有低成本、高良率的优点，能够同时实现多芯片再布线封装结构。本技术采用的技术方案是：一种多芯片再布线封装结构，包括基体，其主要改进之处在于，在基体的一个表面制作有金属再布线层；一个或多个芯片焊接在基体表面的金属再布线层上；芯片的电连接点向下与金属再布线层连接；在基体的一个表面设有表面覆盖层，覆盖所述基体的一个表面和金属布线层，芯片的背面露出或不露出所述表面覆盖层；在表面覆盖层上对应于需要设置输入输出端口的位置开口，在开口处设有与金属布线层连接的输入输出端口。进一步地，芯片的背面露出表面覆盖层，且芯片的背面与表面覆盖层表面平齐。进一步地，基体的材料是硅，且基体和金属再布线层之间设有一介质层。或者，基体的材料为玻璃、蓝宝石、陶瓷或者以上述材料为主的混合材料。进一步地，金属再布线层是一层或多层。本技术的优点在于：1）最终的多芯片再布线结构紧凑，可以实现超薄封装，比目前绝大多数的扇出封装更具性价比，同时提升产品良率，最终产品安全可靠。2）解决了现有扇出封装使用硅或者玻璃载片的带来临时键合和拆键合复杂工艺和成本问题，同时避免使用新模塑材料的匹配开发，另外也避免了晶圆大量使用塑封料引起的翘曲问题。附图说明图1为本技术的基体一个表面制作金属再布线层示意图。图2为本技术的芯片焊接示意图。图3为本技术的涂胶或注塑形成表面覆盖层示意图。图4为本技术的减薄工艺示意图。图5为本技术的制作输入输出端口示意图。具体实施方式下面结合具体附图和实施例对本技术作进一步说明。本技术提出的多芯片再布线封装结构，通过以下工艺步骤制作：步骤S1，如图1所示，提供基体1，在基体1的一个表面101（一个表面101是正面或背面中的一个，另一个表面102是正面或背面中的另一个）制作金属再布线层2；基体1的材料可以是硅、玻璃、蓝宝石、陶瓷或者以上述材料为主的混合材料；如果基体1的材料是硅的话，需要在基体1和金属再布线层2之间设置一介质层，以起到隔离作用；先形成介质层再制作金属布线层2；金属再布线层2可以是一层或多层；步骤S2，如图2所示，将芯片3焊接在基体1表面的金属再布线层2上；芯片3的电连接点301向下与金属再布线层2连接；芯片3的焊接方式为倒装焊；步骤S3，如图3所示，在基体1的一个表面通过涂胶或者注塑将芯片3完全埋进表面覆盖层4；表面覆盖层4覆盖了金属布线层2；步骤S4，如图4所示，对表面覆盖层4和/或通过基体1的另一个表面102对基体1减薄至所需厚度；表面覆盖层4减薄后，芯片3的背面可以露出，也可以不露出；图4显示的是芯片3背面露出表面覆盖层4的情况；步骤S5，如图5所示，在表面覆盖层4上对应于需要设置输入输出端口的位置开口，然后通过开口制作与金属布线层2连接的输入输出端口5；输入输出端口6典型地可采用焊球。通过上述工艺，制作成的多芯片再布线封装结构，包括基体1，在基体1的一个表面101制作有金属再布线层2；一个或多个芯片3焊接在基体1表面的金属再布线层2上；芯片3的电连接点301向下与金属再布线层2连接；在基体1的一个表面101设有表面覆盖层4，覆盖所述基体1的一个表面和金属布线层2，芯片3的背面露出或不露出所述表面覆盖层4；芯片3的背面露出表面覆盖层4时，由于减薄工艺，芯片3的背面与表面覆盖层4表面平齐；在表面覆盖层4上对应于需要设置输入输出端口的位置开口，在开口处设有与金属布线层2连接的输入输出端口5。本文档来自技高网...

【技术保护点】
一种多芯片再布线封装结构，包括基体(1)，其特征在于，在基体(1)的一个表面(101)制作有金属再布线层(2)；一个或多个芯片(3)焊接在基体(1)表面的金属再布线层(2)上；芯片(3)的电连接点(301)向下与金属再布线层(2)连接；在基体(1)的一个表面(101)设有表面覆盖层(4)，覆盖所述基体(1)的一个表面和金属布线层(2)，芯片(3)的背面露出或不露出所述表面覆盖层(4)；在表面覆盖层(4)上对应于需要设置输入输出端口的位置开口，在开口处设有与金属布线层(2)连接的输入输出端口(5)。

【技术特征摘要】
1.一种多芯片再布线封装结构，包括基体(1)，其特征在于，在基体(1)的一个表面(101)制作有金属再布线层(2)；一个或多个芯片(3)焊接在基体(1)表面的金属再布线层(2)上；芯片(3)的电连接点(301)向下与金属再布线层(2)连接；在基体(1)的一个表面(101)设有表面覆盖层(4)，覆盖所述基体(1)的一个表面和金属布线层(2)，芯片(3)的背面露出或不露出所述表面覆盖层(4)；在表面覆盖层(4)上对应于需要设置输入输出端口的位置开口，在开口处设有与金属布线层(2)连接的输入输...

【专利技术属性】
技术研发人员：姜峰，
申请(专利权)人：无锡吉迈微电子有限公司，
类型：新型
国别省市：江苏,32