半导体器件及其制作方法、电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成图形化的顶部含硅结构层以及包围所述图形化的顶部含硅结构层的层间介电层；执行第一回蚀刻，以去除一定量的层间介电层，同时在层间介电层表面和顶部含硅结构层表面形成聚合物；通过远程等离子体蚀刻工艺对所述层间介电层执行第二回蚀刻；在所述图形化的顶部含硅结构层的露出的上部区域形成硅化物。该制作方法可以很好实现层间介电层回蚀刻，同时不产生多晶硅损伤以及蚀刻深度控制能力有限等问题，且回蚀刻后层间介电层均匀性很好。该半导体器件和电子装置由于上述制作方法使得性能和良率提高。

【技术实现步骤摘要】
半导体器件及其制作方法、电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制作方法、电子装置。
技术介绍
随着半导体制程技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flashmemory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。而NAND(与非门)快速存储器由于具有大存储容量和相对高的性能，广泛用于读/写要求较高的领域。近来，NAND快闪存储器芯片的容量已经达到2GB，并且尺寸迅速增加。已经开发出基于NAND快闪存储器芯片的固态硬盘，并在便携计算机中用作存储设备。因此，近年来，NAND快闪存储器广泛用作嵌入式系统中的存储设备，也用作个人计算机系统中的存储设备。对于NAND快闪存储器，在32nm及以下技术节点时在字线(wordline，简称WL)上形成诸如NiSi的硅化物是必要的。而层间介电层(ILD)的回蚀刻(etchback)是字线硅化工艺之前的一个关键工艺。在层间介电层的回蚀刻中，满足蚀刻标准需求是非常重要的，例如在回蚀刻过程中要求字线上等离子损伤减少，同时实现所要求的氧化物凹陷(recess)刻蚀深度。然而，目前的层间介电层的回蚀刻工艺不能很好地满足上述要求，例如当采用连续高密度等离子体蚀刻工艺执行回蚀刻时，会造成严重的多晶硅损伤，以及氧化物栅栏(fence)缺陷以及很差的均匀性。而如果采用远程等离子体蚀刻工艺执行所述回蚀刻，虽然可以改善这些问题，但是会遇到有限的深度控制能力的副作用。因此，需要提出一种新的半导体器件的制作方法，以至少部分地解决上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术提出一种新的半导体器件的制作方法，可以很好实现层间介电层回蚀刻，同时不产生多晶硅损伤以及蚀刻深度控制能力有限等问题，且回蚀刻后层间介电层均匀性很好。为了克服目前存在的问题，本专利技术一方面提供一种半导体器件的制作方法，其包括下述步骤：提供半导体衬底，在所述半导体衬底上形成图形化的顶部含硅结构层以及包围所述图形化的顶部含硅结构层的层间介电层；通过高氧化物对硅选择性蚀刻工艺对所述层间介电层执行第一回蚀刻，以去除一定量的层间介电层，同时在层间介电层表面和顶部含硅结构层表面形成聚合物；通过远程等离子体蚀刻工艺对所述层间介电层执行第二回蚀刻，以进一步去除一定量的层间介电层，从而使回蚀刻深度满足设定要求，以露出图形化的顶部含硅结构层的上部区域；在所述图形化的顶部含硅结构层的露出的上部区域形成硅化物，其中，所述顶部含硅结构层表面的聚合物厚度大于层间介电层表面的聚合物的厚度。进一步地，所述高氧化物对硅选择性蚀刻工艺为同步脉冲等离子蚀刻工艺。进一步地，在同步脉冲等离子蚀刻工艺中采用CxFy为基础的蚀刻气体。进一步地，所述氧化物对硅的选择性为为3：1以上。进一步地，远程等离子体蚀刻工艺采用化学下游蚀刻工艺或SiCoNi蚀刻工艺。进一步地，还包括下述步骤：通过湿法工艺或灰化方法去除蚀刻残余物。进一步地，所述灰化方法采用N2、O2或H2等离子体。进一步地，所述图形化的顶部含硅结构层为图形化的字线多晶硅层。进一步地，所述图形化的顶部含硅结构层为图形化的硅鳍片。本专利技术提出的半导体器件的制作方法将层间介电层的回蚀刻分为两步进行，第一步采用高氧化物对硅选择性蚀刻工艺这样蚀刻一定深度，并且在蚀刻过程中会在在层间介电层表面和顶部含硅结构层表面形成聚合物，且所述顶部含硅结构层表面的聚合物厚度大于层间介电层表面的聚合物的厚度，这样聚合物可以保护含硅结构层免受损伤；第二步采用远程等离子体蚀刻工艺，可以进一步蚀刻一定深度，并去除第一步蚀刻工艺形成的氧化物栅栏缺陷以及很差的均匀性问题。本专利技术提出的半导体器件的制作方法，通过调节第一步蚀刻工艺和第二蚀刻工艺可以很好地控制蚀刻深度，使层间介电层的回蚀刻深度满足要求。本专利技术又一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底，所述半导体衬底上形成有图形化的顶部含硅结构层以及包围所述图形化的顶部含硅结构层的层间介电层，所述层间介电层的高度低于所述图形化的顶部含硅结构层的高度，所述图形化的顶部含硅结构层未被所述层间介电层包围的部分形成有硅化物。进一步地，所述图形化的顶部含硅结构层为图形化的字线多晶硅层。进一步地，所述图形化的顶部含硅结构层为图形化的硅鳍片。本专利技术提出的半导体器件具有性能良好的硅化物。本专利技术再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。本专利技术提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A～图1C示意性示出目前一种NAND器件的层间介电层回蚀刻过程示意图；图2示出了根据本专利技术一实施方式的半导体器件的制作方法的步骤流程图；图3A～图3D示出了根据本专利技术一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；图4示出了根据本专利技术一实施方式的电子装置的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，包括下述步骤：提供半导体衬底，在所述半导体衬底上形成图形化的顶部含硅结构层以及包围所述图形化的顶部含硅结构层的层间介电层；通过高氧化物对硅选择性蚀刻工艺对所述层间介电层执行第一回蚀刻，以去除一定量的层间介电层，同时在层间介电层表面和顶部含硅结构层表面形成聚合物；通过远程等离子体蚀刻工艺对所述层间介电层执行第二回蚀刻，以进一步去除一定量的层间介电层，从而使回蚀刻深度满足设定要求，以露出图形化的顶部含硅结构层的上部区域；在所述图形化的顶部含硅结构层的露出的上部区域形成硅化物，其中，所述顶部含硅结构层表面的聚合物厚度大于层间介电层表面的聚合物的厚度。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括下述步骤：提供半导体衬底，在所述半导体衬底上形成图形化的顶部含硅结构层以及包围所述图形化的顶部含硅结构层的层间介电层；通过高氧化物对硅选择性蚀刻工艺对所述层间介电层执行第一回蚀刻，以去除一定量的层间介电层，同时在层间介电层表面和顶部含硅结构层表面形成聚合物；通过远程等离子体蚀刻工艺对所述层间介电层执行第二回蚀刻，以进一步去除一定量的层间介电层，从而使回蚀刻深度满足设定要求，以露出图形化的顶部含硅结构层的上部区域；在所述图形化的顶部含硅结构层的露出的上部区域形成硅化物，其中，所述顶部含硅结构层表面的聚合物厚度大于层间介电层表面的聚合物的厚度。2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述高氧化物对硅选择性蚀刻工艺为同步脉冲等离子蚀刻工艺。3.根据权利要求2所述的半导体器件的制作方法，其特征在于，在同步脉冲等离子蚀刻工艺中采用CxFy为基础的蚀刻气体。4.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述氧化物对硅的选择性为3：1以上。5.根据权利要求2所述的半导体器件的制作方法，其特征在于，远程等离子体蚀刻工艺采用化学下游蚀刻工艺或SiCoNi蚀刻工艺。6.根据权利要求1所述的半导体器件...

【专利技术属性】
技术研发人员：郑二虎，肖芳元，梁疏穷，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31