一种改善锗硅源漏极形貌的制备方法技术

本发明专利技术公开了一种改善锗硅源漏极形貌的制备方法，包括以下步骤：提供一半导体基体，以及至少一个布置在位于第一浅槽隔离结构和第二浅槽隔离结构之间的半导体基体上方的栅极结构；形成掩膜层；刻蚀出沟槽；在所述掩膜层上形成一氧化物层；将所述氧化物层平坦化，并使所述掩膜层露出；并形成U型凹槽；刻蚀所述U型凹槽；在所述Σ结构凹槽的内部外延生长锗硅源漏极。本方法进行能够显著改善浅槽隔离边界结构区域锗硅生长形貌，增加浅槽隔离边界结构中锗硅对沟道的应力，能够有效提升浅槽隔离边界结构的器件性能，同时还能避免现有结构中容易出现的有源区的电流泄漏问题。

【技术实现步骤摘要】
一种改善锗硅源漏极形貌的制备方法
本专利技术涉及一种半导体制备工艺，尤其涉及一种改善锗硅源漏极形貌的制备方法。
技术介绍
随着集成电路的发展，场效应尺寸越来越小，半导体制造中引入了应力技术来改变沟道中的晶格结构，从而提高沟道中的载流子的迁移率；在32nm以下的工艺中，从现有的研究来看在沟道上施加拉应力能提高电子的迁移率，而施加压应力则能提高空穴的迁移率。嵌入式锗硅技术被广泛应用以提高PMOS的的性能，嵌入式锗硅技术通过在PMOS在源区和漏区嵌入锗硅材料，能够向沟道区施加压应力，使得PMOS的性能得到显著的提升。在现有嵌入式锗硅工艺中，是采用如下的制备工艺：提供一半导体基体，在其上面形成浅槽隔离结构和栅极结构，再刻蚀形成U型凹槽后形成Σ结构凹槽，在刻蚀成Σ结构凹槽时会将Σ结构凹槽刻蚀到浅槽隔离结构的边界部分，形成浅槽隔离边界结构，如图1所示；浅槽隔离结构(ShallowTrenchIsolation,STI)相邻的浅槽隔离边界结构(STI-bounded)(图1圆圈标注处)的生长形貌不足，不利于提高对沟道的应力。因此浅槽隔离边界结构(STI-bounded)的器件性能提升比较困难。专利本文档来自技高网...

【技术保护点】
一种改善锗硅源漏极形貌的制备方法，其特征在于，包括以下步骤：S1提供一半导体基体，在所述半导体基体的顶部刻蚀形成第一浅槽隔离结构和第二浅槽隔离结构，以及至少一个布置在位于第一浅槽隔离结构和第二浅槽隔离结构之间的半导体基体上方的栅极结构；S2在所述栅极结构的顶面和侧面以及所述半导体基体表面形成一掩膜层；S3在所述掩膜层相邻栅极结构之间刻蚀出沟槽并停止于掩膜层中；S4在所述掩膜层上形成一氧化物层；S5将所述氧化物层平坦化，并使所述掩膜层露出；S6在所述掩膜层表面形成一光刻阻挡层，并对所述沟槽位置图案化，并形成U型凹槽；S7去除光刻阻挡层；S8刻蚀所述U型凹槽，并形成不接触到所述第一浅槽隔离结构和第...

【技术特征摘要】
1.一种改善锗硅源漏极形貌的制备方法，其特征在于，包括以下步骤：S1提供一半导体基体，在所述半导体基体的顶部刻蚀形成第一浅槽隔离结构和第二浅槽隔离结构，以及至少一个布置在位于第一浅槽隔离结构和第二浅槽隔离结构之间的半导体基体上方的栅极结构；S2在所述栅极结构的顶面和侧面以及所述半导体基体表面形成一掩膜层；S3在所述掩膜层相邻栅极结构之间刻蚀出沟槽并停止于掩膜层中；S4在所述掩膜层上形成一氧化物层；S5将所述氧化物层平坦化，并使所述掩膜层露出；S6在所述掩膜层表面形成一光刻阻挡层，并对所述沟槽位置图案化，并形成U型凹槽；S7去除光刻阻挡层；S8刻蚀所述U型凹槽，并形成不接触到所述第一浅槽隔离结构和第二浅槽隔离结构侧面的Σ结构凹槽；S9在所述Σ结构凹槽的内部外延生长锗硅源漏极。2.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述沟槽为U型沟槽。3.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述第一浅槽隔离结构和第二浅槽隔离结构顶面均设置有栅极结构。4.根...

【专利技术属性】
技术研发人员：方精训，黄秋铭，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31