补偿跳脱电压的变化的存储器装置及其读取方法制造方法及图纸

一种补偿跳脱电压的变化的存储器装置及其读取方法。操作存储器装置的方法包括：通过对存储器装置的页缓冲器内的读出锁存器的跳脱电压进行采样来将页缓冲器内的读出节点至少部分地充电至第一预充电电压。因此，读出节点的电压从第一预充电电压被升压到更高的第二预充电电压。然后，在读出节点根据所述存储器装置的存储器单元中的数据对读出节点的电压进行开发。经开发的电压随后被传送到读出锁存器，使得由读出锁存器存储的数据反映存储在存储器单元中的数据的值。

【技术实现步骤摘要】
补偿跳脱电压的变化的存储器装置及其读取方法本申请要求于2016年9月30日在韩国知识产权局提交的序列号为10-2016-0127016的韩国专利申请的优先权，所述申请的全部内容通过引用合并于此。
这里公开的本专利技术构思的实施例涉及半导体存储器装置以及操作存储器装置的方法。
技术介绍
半导体存储器装置被分类为易失性半导体存储器装置和非易失性半导体存储器装置。易失性存储器装置的读取和写入速度快，但是当电源电压被中断时，其中存储的数据会消失。相反地，即使电源被中断，存储在非易失性半导体存储器装置中的信息也不会消失。因此，非易失性半导体存储器装置存储不论是否提供了电源都保留的信息。易失性存储器装置的典型示例可以是动态随机存取存储器(DRAM)或静态RAM(SRAM)。非易失性半导体存储器装置的典型示例可以是闪存装置。闪存装置被用作信息装置(诸如计算机、手机、智能电话、个人数字助理(PDA)、数码相机、摄像机、录音机、MP3播放器、手持PC、游戏机、传真、扫描仪和打印机)的语音和图像数据存储介质。如今，高容量、高速和低功耗的非易失性存储器装置的技术正在被研究，以便在包括智能电话的移动装置上安装非易失性存储器装置。随着高容量、高速和低功率技术的发展，保证数据完整性的技术正在不断地发展。特别地，考虑到低功率的相对低的驱动电压，正尝试增加读出放大器的读出容限。
技术实现思路
本专利技术构思的实施例提供了一种补偿锁存器的跳脱电压(tripvoltage)的变化以提高读出放大器的读出容限的存储器装置及其数据读取方法。根据本专利技术构思的一些实施例，操作存储器装置的方法包括：通过对存储器装置的页缓冲器内的读出锁存器的跳脱电压进行采样来将页缓冲器中的读出节点至少部分地充电至第一预充电电压。因此，所述读出节点的电压从第一预充电电压被升压到更高的第二预充电电压。然后，在读出节点根据所述存储器装置的存储器单元中的数据对所述读出节点的电压进行开发。经开发的电压随后被传送到所述读出锁存器，使得由所述读出锁存器存储的数据反映存储器单元中存储的数据的值。根据本专利技术构思的附加实施例，所述页缓冲器被配置为包括具有与所述读出节点电连接的第一端子的升压电容器，其中，所述升压的操作包括：使用具有比第一预充电电压更高的值的电压驱动所述升压电容器的第二端子，使得读出节点的电压升高。开发的操作可包括将所述读出节点电耦接到所述存储器装置中的与所述存储器单元电连接的位线。此外，将所述读出节点至少部分地充电的操作可在位线与所述读出节点电隔离时被执行。升压的操作也可在所述位线与所述读出节点是电隔离时被执行。根据本专利技术的其他实施例，将所述读出节点至少部分地充电的操作可包括：将所述读出锁存器的第一节点与所述读出节点电耦接。具体地，将所述读出锁存器的第一节点与所述读出节点电耦接的操作可包括：响应于读出使能信号，使具有栅极端子的晶体管导通。在将所述读出节点至少部分地充电期间和在将经开发的电压传送到所述读出锁存器的操作的至少部分期间，所述读出使能信号可被驱动达到第一逻辑电平。根据本公开的其他实施例，在将所述读出节点的至少部分地充电的操作之前，响应于激活设置信号，通过将所述读出锁存器的第二节点拉到逻辑低值，来将所述读出锁存器的跳脱电压设置为逻辑高值。此外，在将经开发的电压传送到所述读出锁存器的操作之后，将存储在所述存储器单元中的数据的值从所述读出锁存器传送到与所述存储器装置相关联的输入/输出缓冲器。根据本专利技术的实施例的另一方面，一种非易失性存储器装置包括：存储器单元：页缓冲器，与所述存储器单元的位线连接，并且包括锁存器，其中，所述锁存器通过所述位线以及连接到所述位线的读出节点来读出存储在所述存储器单元中的数据；控制逻辑，在读出操作期间控制所述锁存器以执行以下操作：对所述锁存器的跳脱电压进行采样，使用采样的跳脱电压对所述读出节点进行充电，将使用所述跳脱电压充电的所述读出节点充电到预充电电压。所述跳脱电压是通过将所述锁存器的一端与所述读出节点电连接而被采样的。根据本专利技术的实施例的另一方面，一种非易失性存储器装置的读取方法包括：对锁存器的跳脱电压进行采样；通过升压将采样的跳脱电压升压到预充电电压；基于存储在存储器单元中的数据对读出节点进行开发。附图说明从参考附图的以下详细描述，以上和其他对象和特征将变得更清楚，其中，除非另有指定，否则贯穿各附图，相同的标号表示相同的部件，在附图中：图1是示出根据本专利技术构思的实施例的非易失性存储器装置的框图；图2是示出图1中示出的单元阵列和页缓冲器的构造的框图；图3是示出图2的页缓冲器的结构的框图；图4是示出参照图3描述的读出锁存器的结构的电路图；图5是示出图3的预充电电路的图；图6是示出根据本专利技术构思的实施例的在读取操作中页缓冲器的操作的时序图；图7是示出在针对每个步骤的图6的控制信号的状态下读出节点的电平变化的波形图；图8是示出本专利技术构思的效果的时序图；图9是示出根据本专利技术构思的实施例的非易失性存储器装置的读取方法的流程图；图10和图11是用于描述根据本公开的实施例的对跳脱电压进行采样的原理的电路图。具体实施方式应该理解上述的一般描述和下面的详细描述都是作为示例被提供来说明的，而不是为了限制本专利技术的范围和精神。将详细参考本专利技术构思的实施例，其中，本专利技术构思的实施例的示例在附图中示出。尽可能地在附图和说明书中使用相同的标号来表示相同或相似的部件。在下文中，NAND闪存装置可被用作用于描述本专利技术构思的特征与功能的非易失性存储器装置的示例。然而，本领域的技术人员可从此处公开的信息容易地理解其他特征及性能。例如，根据本专利技术构思的实施例，在本说明书中公开的技术可被用于相变RAM(PRAM)、磁阻存储器(MRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)、NOR闪存等。此外，SRAM可被例证为用于描述本专利技术构思的特征和功能的易失性存储器。然而，应该理解的是本专利技术构思的特征和功能可被应用于诸如DRAM的存储器。本专利技术构思可通过其他实施例被实现或应用。此外，在不脱离本专利技术构思的权利要求、范围和精神以及任何其他目的的情况下，可根据多种观点和应用对详细的说明进行改变或修改。图1是示出根据本专利技术构思的实施例的非易失性存储器装置的框图。参照图1，非易失性存储器装置100可包括：单元阵列110、行解码器120、页缓冲器块130、输入/输出缓冲器140、控制逻辑150和电压产生器160。单元阵列110通过字线和/或串选择线SSL与接地选择线GSL连接到行解码器120。单元阵列110通过位线连接到页缓冲器块130。单元阵列110包括多个NAND单元串。每个NAND单元字符的通道可被形成在垂直或水平方向。根据实施例，单元阵列110可包括组成NAND单元串的多个存储器单元。可通过被提供给位线和字线的电压来对存储器单元进行编程、擦除和读取。可以以页为单位为执行编程操作，可以以块(例如，BLK0至BLKi之一)为单位来执行擦除操作。根据本专利技术构思的实施例，单元阵列110可被实现为具有三维(3D)存储器阵列结构。3D存储器阵列整体地形成在存储器单元阵列的一个或更多个物理层中，其中，存储器单元阵列具有被布置在与硅基板以及存储器单元的操作相关的电路上的活跃区域。与存储器单元的操本文档来自技高网...

【技术保护点】
一种操作存储器装置的方法，包括：通过对所述存储器装置的页缓冲器中的读出锁存器的跳脱电压进行采样来将所述页缓冲器中的读出节点至少部分地充电至第一预充电电压；将所述读出节点的电压从第一预充电电压升压到更高的第二预充电电压；根据所述存储器装置的存储器单元中的数据对所述读出节点的电压进行开发；并随后将经开发的电压传送到所述读出锁存器，使得由所述读出锁存器存储的数据反映所述存储器单元中存储的数据的值。

【技术特征摘要】
2016.09.30 KR 10-2016-01270161.一种操作存储器装置的方法，包括：通过对所述存储器装置的页缓冲器中的读出锁存器的跳脱电压进行采样来将所述页缓冲器中的读出节点至少部分地充电至第一预充电电压；将所述读出节点的电压从第一预充电电压升压到更高的第二预充电电压；根据所述存储器装置的存储器单元中的数据对所述读出节点的电压进行开发；并随后将经开发的电压传送到所述读出锁存器，使得由所述读出锁存器存储的数据反映所述存储器单元中存储的数据的值。2.如权利要求1所述的方法，其中，所述页缓冲器包括具有与所述读出节点电连接的第一端子的升压电容器；其中，所述升压的操作包括：使用具有比第一预充电电压更高的值的电压驱动所述升压电容器的第二端子。3.如权利要求1所述的方法，其中，开发的操作包括：将所述读出节点电耦接到所述存储器装置中的与所述存储器单元电连接的位线。4.如权利要求3所述的方法，其中，将所述读出节点至少部分地充电的操作是在所述位线与所述读出节点电隔离时被执行的。5.如权利要求3所述的方法，其中，升压的操作是在所述位线与所述读出节点电隔离时被执行的。6.如权利要求1所述的方法，其中，将所述读出节点至少部分地充电的操作包括：将所述读出锁存器的第一节点与所述读出节点电耦接。7.如权利要求6所述的方法，其中，将所述读出锁存器的第一节点与所述读出节点电耦接的操作包括：响应于读出使能信号，使具有栅极端子的晶体管导通；其中，在将所述读出节点至少部分地充电期间和在所述将经开发的电压传送到所述读出锁存器的操作的至少部分期间，所述读出使能信号被驱动达到第一逻辑电平。8.如权利要求7所述的方法，其中，在将所述读出节点至少部分地充电的操作之前，响应于激活设置信号，通过将所述读出锁存器的第二节点拉到逻辑低值，来将所述读出锁存器的跳脱电压设置为逻辑高值。9.如权利要求1所述的方法，其中，在将经开发的电压传送到所述读出锁存器的操作之后，将存储在所述存储器单元中的数据的值从所述读出锁存器传送到与所述存储器装置相关联的输入/输出缓冲器。10.如权利要求1所述的方法，其中，在将所述读出节点至少部分地充电的操作之前，通过响应于激活设置信号，通过将所述读出锁存器的节点拉至逻辑低值，来将所述读出锁存器的跳脱电压设置为逻辑高值。11.一种通过使用锁存器来读出存储在存储器单元中的数据的存储器装置的读取方法，所述方法包括：对所述锁存器的跳脱电压进行采样以使用采样的跳脱电压对与所述存储器单元连接的位线或读出节点进行充电的第一充电操作；通过将升压电压施加到使用采样的跳脱电压充电的所述位线或所述读出节点来对将所述位线或所述读出节点升压到预充电电压的第二充电操作；基于存储在存储器单元中的数据对升压到所述预充电电压的所述读出节点或所述位线进行开发的操作；将所述读出节点或所述位线的经开发的电压传送到...

【专利技术属性】
技术研发人员：金采勋，姜奎满，劝兑哄，李泰润，千镇泳，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR