半导体存储装置制造方法及图纸

一种半导体存储装置包括：写入控制电路，其适用于在写入操作中响应于写入电压的电压电平来产生写入取消信号和重写信号；以及驱动电路，其适用于在写入操作中响应于写入取消信号和重写信号来将数据传输到数据储存区域。

Semiconductor storage device

A semiconductor memory device includes a write control circuit, which is suitable for the write to write voltage to generate a voltage level signal and cancel the write operation and override signal response; drive circuit, which is suitable for writing to transmit data to the data storage area to write and rewrite the signal cancellation signal response operation.

【技术实现步骤摘要】
半导体存储装置相关申请的交叉引用本申请要求2016年9月22日提交的申请号为10-2016-0121539的韩国专利申请的优先权，其通过引用整体合并于此。
各种实施例总体而言涉及一种半导体集成电路，更具体地，涉及一种半导体存储装置。
技术介绍
半导体存储装置被配置为储存数据并且输出被储存的数据。随着半导体存储装置趋向于大容量和高速操作，正在开发半导体存储装置以通过一次操作来正常储存大量的数据。
技术实现思路
在一个实施例中，半导体存储装置可以包括：写入控制电路，其适用于在写入操作中响应于写入电压的电压电平来产生写入取消信号和重写信号；以及驱动电路，其适用于在写入操作中响应于写入取消信号和重写信号来将数据传输到数据储存区域。在一个实施例中，半导体存储装置可以包括：写入电压检测电路，其适用于检测写入电压的电压电平并且产生检测信号；写入控制电路，其适用于响应于检测信号来产生写入取消信号和重写信号；以及驱动电路，其适用于当响应于写入使能信号、写入取消信号和重写信号而被激活时驱动数据，并且将所驱动的数据传输到数据存储区。在一个实施例中，半导体存储装置可以包括：多个驱动电路，其适用于被施加写入电压并且将数据传输到数据储存区域；写入电压检测电路，其适用于检测写入电压的电压电平并且产生检测信号；以及写入控制电路，其适用于响应于写入使能信号、速率控制信号、速率使能信号以及检测信号，同时激活多个驱动电路，或者首先激活多个驱动电路中的一部分驱动电路，并且在激活所述多个驱动电路一部分的驱动电路之后激活剩余的驱动电路。附图说明图1是示出根据实施例的半导体存储装置的代表示例的配置图。图2是示出图1所示的写入取消控制电路的代表示例的配置图。图3是示出图1所示的重写控制电路的代表示例的配置图。图4是示出图1所示的第二驱动电路的代表示例的配置图。图5是示出图1所示的第三驱动电路的代表示例的配置图。图6是用于帮助解释根据实施例的半导体存储装置的操作的时序图的代表示例。具体实施方式在下文中，将参考附图通过实施例的各种示例来描述半导体存储装置。如图1所示，根据实施例的半导体存储装置可以包括写入电压检测电路100，写入控制电路200，第一驱动电路至第八驱动电路310、320、330、340、350、360、370和380，以及数据储存区域400。写入电压检测电路100可以通过基于特定电平检测当数据被储存在半导体存储装置中时(即，在写入操作中)所消耗的写入电压V_wt的电压电平来产生检测信号Det。例如，当写入电压V_wt的电压电平变得比目标电平低时，写入电压检测电路100可以使能检测信号Det。写入电压V_wt可以为被施加到第一驱动电路至第八驱动电路310、320、330、340、350、360、370和380的驱动电压。写入控制电路200可以响应于速率控制信号Rate_ctrl、速率使能信号Rate_en、检测信号Det以及写入使能信号WT_en来产生第一写入取消信号WT_c1、第二写入取消信号WT_c2、第一重写信号Re_wt1、第二重写信号Re_wt2以及第三重写信号Re_wt3。例如，当速率使能信号Rate_en被使能时，写入控制电路200可以响应于速率控制信号Rate_ctrl来使能第一写入取消信号WT_c1和第二写入取消信号WT_c2中的一个，并且可以通过延迟写入使能信号WT_en来产生第一重写信号至第三重写信号Re_wt1、Re_wt2和Re_wt3。写入使能信号WT_en可以为在写入操作中被使能的信号。速率使能信号Rate_en和速率控制信号Rate_ctrl可以为从控制器输入的信号，或用于设置半导体存储装置的状况的电路(即，模式寄存器组或熔丝电路)的输出信号。此外，写入控制电路200可以响应于检测信号Det来产生第一重写信号至第三重写信号Re_wt1、Re_wt2和Re_wt3中的至少一个。此外，写入控制电路200可以在写入操作中响应于写入电压V_wt的电压电平来产生重写信号Re_wt1、Re_wt2和Re_wt3中的至少一个。写入控制电路200可以包括写入取消控制电路210和重写控制电路220。写入取消控制电路210可以响应于速率使能信号Rate_en、速率控制信号Rate_ctrl以及检测信号Det来使能第一写入取消信号WT_c1和第二写入取消信号WT_c2中的一个。例如，当速率使能信号Rate_en被使能且检测信号Det被使能时，写入取消控制电路210可以响应于速率控制信号Rate_ctrl来使能第一写入取消信号WT_c1和第二写入取消信号WT_c2中的一个。具体地，当速率使能信号Rate_en和检测信号Det被使能且速率控制信号Rate_ctrl被使能时，写入取消控制电路210可以使能第一写入取消信号WT_c1。当速率使能信号Rate_en和检测信号Det被使能而速率控制信号Rate_ctrl被禁止(disabled)时，写入取消控制电路210可以使能第二写入取消信号WT_c2。重写控制电路220可以响应于第一写入取消信号WT_c1和第二写入取消信号WT_c2以及写入使能信号WT_en来产生第一重写信号至第三重写信号Re_wt1、Re_wt2和Re_wt3。例如，重写控制电路220可以响应于被使能的第一写入取消信号WT_c1和第二写入取消信号WT_c2来通过选择性地延迟写入使能信号WT_en而产生并输出第一重写信号至第三重写信号Re_wt1、Re_wt2和Re_wt3。具体地，当第一写入取消信号WT_c1和第二写入取消信号WT_c2中的第一写入取消信号WT_c1被使能时，重写控制电路220可以通过延迟写入使能信号WT_en而在从写入操作的时刻起经过预定时间之后来顺序地使能第一重写信号至第三重写信号Re_wt1、Re_wt2和Re_wt3。换言之，重写控制电路220可以响应于第一写入取消信号WT_c1和第二写入取消信号WT_c2以及写入使能信号WT_en来顺序地使能第一重写信号至第三重写信号Re_wt1、Re_wt2和Re_wt3中的至少一个。同时，当第一写入取消信号WT_c1和第二写入取消信号WT_c2中的第二写入取消信号WT_c2被使能时，重写控制电路220可以通过延迟写入使能信号WT_en来同时使能第一重写信号Re_wt1和第三重写信号Re_wt3。第一驱动电路至第八驱动电路310、320、330、340、350、360、370和380中的第一驱动电路310和第五驱动电路350的每个驱动电路可以响应于写入使能信号WT_en而被激活，驱动数据，以及将所驱动的数据传输到数据储存区域400。例如，当写入使能信号WT_en被使能时，第一驱动电路310和第五驱动电路350中的每个驱动电路可以驱动数据，并且将所驱动的数据传输到数据储存区域400。第一驱动电路至第八驱动电路310、320、330、340、350、360、370和380中的第二驱动电路320和第六驱动电路360的每个驱动电路可以响应于写入使能信号WT_en、第一写入取消信号WT_c1和第二写入取消信号WT_c2以及第一重写信号Re_wt1而被激活。此外，第二驱动电路320和第六驱动电路360中的每个驱动电路可以在激活后驱动数据，并且将所驱动的数据传输到本文档来自技高网...

【技术保护点】
一种半导体存储装置，包括：写入控制电路，其适用于在写入操作中响应于写入电压的电压电平来产生写入取消信号和重写信号；以及驱动电路，其适用于在写入操作中响应于写入取消信号和重写信号来将数据传输到数据储存区域。

【技术特征摘要】
2016.09.22 KR 10-2016-01215391.一种半导体存储装置，包括：写入控制电路，其适用于在写入操作中响应于写入电压的电压电平来产生写入取消信号和重写信号；以及驱动电路，其适用于在写入操作中响应于写入取消信号和重写信号来将数据传输到数据储存区域。2.根据权利要求1所述的半导体存储装置，其中，驱动电路通过被施加作为驱动电压的写入电压来操作。3.根据权利要求1所述的半导体存储装置，其中，当写入电压的电压电平变得比目标电平低时，写入控制电路使能写入取消信号，以及在写入电压的电压电平变得比目标电平低之后，写入控制电路产生重写信号。4.根据权利要求3所述的半导体存储装置，其中，写入控制电路包括：写入取消控制电路，其适用于当写入电压的电压电平变得比目标电平低时，使能写入取消信号；以及重写控制电路，其适用于当写入取消信号被使能时，在从写入操作的时刻起经过预定时间之后使能重写信号。5.根据权利要求1所述的半导体存储装置，其中，当在写入操作中写入取消信号被使能时，驱动电路被切断，而当重写信号被使能时，驱动电路被激活。6.一种半导体存储装置，包括：写入电压检测电路，其适用于检测写入电压的电压电平并且产生检测信号；写入控制电路，其适用于响应于检测信号来产生写入取消信号和重写信号；以及驱动电路，其适用于当响应于写入使能信号、写入取消信号和重写信号而被激活时驱动数据，并且将所驱动的数据传输到数据存储区。7.根据权利要求6所述的半导体存储装置，其中，当写入电压的电压电平变得比目标电平低时，写入电压检测电路使能检测信号。8.根据权利要求6所述的半导体存储装置，其中，当检测信号被禁止时，写入控制电路禁止写入取消信号和重写信号两者，而当检测信号被使能时，写入控制电路在写入取消信号被使能且写入使能信号被使能之后使能重写信号。9.根据权利要求8所述的半导体存储装置，其中，写入控制电路包括：写入取消控制电路，其适用于：当检测信号被禁止时，禁止写入取消信号，而当检测信号被使能时，使能写入取消信号；以及重写控制电路，其适用于当写入取消信号被使能时，通过延迟写入使能信号来输出重写信号。10.根据权利要求9所述的半导体存储装置，其中，当写入取消信号被禁止时，驱动电路响应于写入使能信号而被激活；而当写入取消信号被使能时，驱动电路不管写入使能信号如何都被切断；以及即使写入取消信号被使能，当重写信号被使能时，驱动电路也被激活。11.一种半导体存储装置，包括：多个驱动电路，其适用于被施加写入电压并且将数据传输到数据储存区域；写入电压检测电路，其适用于检测写入电压的电压电平并且产生检测信号；以及写入控制电路，其适用于响应于写入使能信号、速率控制信号、速率使能信号以及检测信号，同时激活所述多个驱动电路，或者首先激活所述多个驱动电路中的一部分驱动电路，并且在激活所述多个驱动电路的一部分驱动电路之后激活剩余的驱动电路。12.根据权利要求11所述的半导体存储装置，其中，所述多个驱...

【专利技术属性】
技术研发人员：金龙燮，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR