包括多个管芯的堆叠式封装(POP)结构制造技术

公开了一种堆叠式封装(POP)结构。POP结构包括第一管芯(116)、第二管芯(156)以及光成像电介质(PID)层(124)。PID层设置在第一管芯和第二管芯之间。POP结构还包括从第一管芯穿过PID层到第二管芯的第一导电路径(162、182)。第一导电路径直接延伸穿过PID层的直接在第一管芯和第二管芯之间的第一区域。POP结构还包括从第一管芯穿过PID层到第二管芯的第二导电路径(103)。第二导电路径的特定部分(113)垂直于第一导电路径，并且延伸穿过PID层的不直接在第一管芯和第二管芯之间的第二区域。

【技术实现步骤摘要】
【国外来华专利技术】包括多个管芯的堆叠式封装(POP)结构相关申请的交叉引用本申请要求于2015年7月29日提交的共同拥有的美国非临时专利申请No.14/812,476的优先权，其内容通过整体引用明确并入本文。
本公开总体上涉及包括多个管芯的堆叠式封装(POP)结构。
技术介绍
技术的进步已产生更小且更强大的计算设备。例如，存在体积小、重量轻且易于被用户携带的各种便携式个人计算设备(包括诸如移动和智能电话的无线电话、平板计算机和膝上型计算机)。这些设备可以通过无线网络来通信语音和数据分组。此外，许多这样的设备并入了附加的功能(例如，数码相机、数字摄像机、数字记录器和音频文件播放器)。而且，这样的设备可以处理可用于访问因特网的可执行指令(包括诸如网络浏览器应用的软件应用)。如此，这些设备可以包括显著的计算能力。诸如无线电话的电子设备可以包括半导体器件中的集成电路。半导体器件可以包括第一集成电路(IC)封装和第二IC封装。第一IC封装可以包括存储器，并且第二IC封装可以包括处理器。第一IC封装和第二IC封装可以共面。金属迹线可以用于形成第一IC封装和第二IC封装之间的路径。由于增加导电路径的数目可能显著增加制造半导体器件的复杂性和成本，所以第一IC封装和第二IC封装之间的若干导电路径可能受到限制。
技术实现思路
本公开提供了包括第一管芯和第二管芯的堆叠式封装(POP)结构。可以在第一管芯和第二管芯之间设置光成像电介质(PID)层。POP结构可以包括从第一管芯、穿过PID层、到第二管芯的一个或多个导电路径。在一个特定方面，堆叠式封装(POP)结构包括第一管芯、第二管芯以及光成像电介质(PID)层。PID层设置在第一管芯和第二管芯之间。POP结构还包括从第一管芯穿过PID层到第二管芯的第一导电路径。第一导电路径直接延伸穿过PID层的直接在第一管芯和第二管芯之间的第一区域。POP结构还包括从第一管芯穿过PID层到第二管芯的第二导电路径。第二导电路径的一部分垂直于第一导电路径，并且延伸穿过PID层的不直接在第一管芯和第二管芯之间的第二区域。在另一方面，形成堆叠式封装(POP)结构的方法包括将可光成像的电介质材料沉积在嵌入有第一管芯的封装体的表面上。方法还包括将可光成像的电介质材料图案化以形成光成像电介质(PID)层。方法还包括在PID层上沉积导电材料以形成穿过PID层到第一管芯的第一导电路径和第二导电路径。方法还包括将第二管芯耦合到封装体，使得第二管芯经由第一导电路径和第二导电路径电连接到第一管芯。第一导电路径穿过PID层从第一管芯直接直接延伸到第二管芯。第二导电路径的一部分垂直于第一导电路径，并且延伸穿过PID层的不直接在第一管芯和第二管芯之间的区域。在另一方面，用于形成堆叠式封装(POP)结构的方法包括将可光成像的电介质材料沉积在嵌入有第一管芯的封装体的表面上。方法还包括将可光成像的电介质材料图案化以形成光成像电介质(PID)层。方法进一步包括形成从第一管芯、经由PID层、到第二管芯的第一导电路径和第二导电路径。第一导电路径穿过PID层从第一管芯直接延伸到第二管芯。第二导电路径的一部分垂直于第一导电路径，并且延伸穿过PID层的不直接在第一管芯和第二管芯之间的区域。由所公开的方面中的至少一个提供的一个特定优点在于，除了第一管芯和第二管芯之间的其他导电路径之外，堆叠式封装(POP)结构还可以包括直接导电路径。具有在第一管芯和第二管芯之间直接延伸的一些导电路径可以降低制造POP结构的复杂性和成本。另一特定优点可以是，与不包括PID层的另一类似尺寸的POP结构相比，包括PID层的POP结构可以在第一管芯和第二管芯之间包括更多数目的导电路径。例如，穿过PID层的光过孔可以比硅通孔(TSV)更薄(例如，具有更小的直径)。与不包括PID层的另一类似尺寸的POP结构相比，具有PID层的POP结构可以在第一管芯和第二管芯之间包括更多数目的导电路径，这是因为与穿过不包括PID层的POP结构的TSV的导电路径相比，穿过PID层的光过孔的每个导电路径可以更薄。第一管芯可以具有与第二管芯不同的尺寸。例如，POP结构可以包括从第一管芯的第一表面到第二管芯的第二表面的导电路径。第一表面可以具有比第二表面的第二表面区域更大(或更小)的第一表面区域。具有垂直于第一表面和第二表面之间的笔直导电路径的一部分的一些导电路径可以使得POP结构能够在第一表面的一部分和第二表面之间具有导电路径，其中第一表面的该部分延伸超过第二表面。在阅读整个申请后，本专利技术的其他方面、优点和特征将变得明显，本申请包括以下部分：附图说明、具体实施方式和权利要求书。附图说明图1是堆叠式封装(POP)结构的截面图；图2是示出了图1的POP结构的侧视截面图的图；图3是示出了图1的POP结构的侧视截面图的图；图4是示出了图1的POP结构的侧视截面图的图；图5是示出了在图1的POP结构的至少一个制造阶段期间形成的结构的侧视截面图的图；图6是示出了在图1的POP结构的至少一个制造阶段期间形成的结构的侧视截面图的图；图7是示出了在图1的POP结构的至少一个制造阶段期间形成的结构的侧视截面图的图；图8是示出了在图1的POP结构的至少一个制造阶段期间形成的结构的侧视截面图的图；图9是示出了在图1的POP结构的至少一个制造阶段期间形成的结构的侧视截面图的图；图10是示出了在图1的POP结构的至少一个制造阶段期间形成的结构的侧视截面图的图；图11是示出了在图1的POP结构的至少一个制造阶段期间形成的结构的侧视截面图的图；图12是示出了在图1的POP结构的至少一个制造阶段期间形成的结构的侧视截面图的图；图13是示出了在图1的POP结构的至少一个制造阶段期间形成的结构的侧视截面图的图；图14是示出了在图1的POP结构的至少一个制造阶段期间形成的结构的侧视截面图的图；图15是示出了在图1的POP结构的至少一个制造阶段期间形成的结构的侧视截面图的图；图16是示出了在图1的POP结构的至少一个制造阶段期间形成的结构的侧视截面图的图；图17是示出了在图1的POP结构的至少一个制造阶段期间形成的结构的侧视截面图的图；图18是形成图1的POP结构的方法的特定示例性方面的流程图；图19是形成图1的POP结构的方法的另一方面的流程图；图20是包括POP结构的电子设备的框图；以及图21是制造包括POP结构的电子设备的制造过程的特定示例性方面的数据流程图。具体实施方式参考图1，公开了堆叠式封装(POP)结构的特定示例性方面，并将其总体标记为100。POP结构100包括第一管芯116(例如，处理器)和第二管芯156(例如，存储器)。第一管芯116可以包括应用处理器(AP)、数字信号处理器(DSP)、图形处理器或另一处理器中的至少一个。第二管芯156可以包括高速缓存存储器、另一存储器或两者。在一个特定实现中，第一管芯116可以包括存储器(例如，高速缓存存储器、另一存储器或者两者)，并且第二管芯156可以包括处理器(例如，应用处理器(AP)、数字信号处理器(DSP)、图形处理器或另一处理器)。第一管芯116可以具有与第二管芯156的第二尺寸(例如，第二高度、第二宽度和第二长度)不同的第一尺寸(例如，第一高度、第一宽度和第一长度)。例如本文档来自技高网...

【技术保护点】
一种堆叠式封装(POP)结构，包括：第一管芯；第二管芯；设置在所述第一管芯和所述第二管芯之间的光成像电介质(PID)层；从所述第一管芯穿过所述PID层到所述第二管芯的第一导电路径，其中所述第一导电路径直接延伸穿过所述PID层的直接位于所述第一管芯和所述第二管芯之间的第一区域；以及从所述第一管芯穿过所述PID层到所述第二管芯的第二导电路径，其中所述第二导电路径的特定部分垂直于所述第一导电路径，并且延伸穿过所述PID层的不直接在所述第一管芯和所述第二管芯之间的第二区域。

【技术特征摘要】
【国外来华专利技术】2015.07.29 US 14/812,4761.一种堆叠式封装(POP)结构，包括：第一管芯；第二管芯；设置在所述第一管芯和所述第二管芯之间的光成像电介质(PID)层；从所述第一管芯穿过所述PID层到所述第二管芯的第一导电路径，其中所述第一导电路径直接延伸穿过所述PID层的直接位于所述第一管芯和所述第二管芯之间的第一区域；以及从所述第一管芯穿过所述PID层到所述第二管芯的第二导电路径，其中所述第二导电路径的特定部分垂直于所述第一导电路径，并且延伸穿过所述PID层的不直接在所述第一管芯和所述第二管芯之间的第二区域。2.根据权利要求1所述的POP结构，其中所述第一导电路径和所述第二导电路径从所述第一管芯的第一表面延伸到所述第二管芯的第二表面。3.根据权利要求1所述的POP结构，其中所述第二导电路径的从所述第一管芯到所述第二导电路径的所述特定部分的第一端部的第一部分平行于所述第一导电路径，并且其中所述第二导电路径的从所述第二导电路径的所述特定部分的第二端部到所述第二管芯的第二部分平行于所述第一导电路径。4.根据权利要求1所述的POP结构，还包括穿过所述PID层的过孔。5.根据权利要求4所述的POP结构，其中所述第一导电路径穿过所述过孔延伸到所述第二管芯。6.根据权利要求4所述的POP结构，其中所述第一导电路径穿过种子层、所述过孔、第一导电层、焊料和第二导电层延伸到所述第二管芯。7.根据权利要求4所述的POP结构，其中所述过孔包括铜。8.根据权利要求1所述的POP结构，其中所述第一管芯包括处理器。9.根据权利要求8所述的POP结构，其中所述处理器包括应用处理器、数字信号处理器、图形处理器或其组合。10.根据权利要求1所述的POP结构，其中所述第二管芯包括存储器。11.根据权利要求10所述的POP结构，其中所述存储器包括高速缓存存储器。12.根据权利要求1所述的POP结构，其中所述第一管芯、所述第二管芯和所述PID层被集成到计算机、通信设备、个人数字助理(PDA)、娱乐单元、导航设备、音乐播放器、视频播放器、固定位置数据单元、机顶盒或其组合中。13.一种形成堆叠式封装结构的方法，包括：将可光成像的电介质材料沉积在嵌入有第一管芯的封装体的表面上；将所述可光成像的电介质材料图案化，以形成光成像电介质(PID)层；在所述PID层上沉积导电材料，以形成穿过所述PID层到所述第一管芯的第一导电路径和第二导电路径；以及将第二管芯耦合到所述封装体，使得所述第二管芯经由所述第一导电路径和所述第二导电路径电连接到所述第一管芯，其中所述第一导电路径穿过所述PID层从所述第一管芯直接延伸到所述第二管芯，并且其中所述第二导电路径的一部分垂直于所述第一导电路径，并且延伸穿过所述PID层的不直接在所述第一管芯和所述第二管芯之间的区域。14.根据权利要求13所述的方法，还包括通过以下步骤将所述第一管芯嵌入所述封装体中：在芯层中钻出空腔；在钻出所述空腔之后，将粘合剂膜附接到所述芯层，使得所述芯层的剩余部分在所述粘合剂膜上间隔开；将所述第一管芯放置在由所述芯层的所述剩余部分形成的间隙中的所述粘合剂膜上；以及在将所述第一管芯放置在所述粘合剂膜上之后，将层叠体沉积在所述芯层和所述第一管芯上。15.根据权利要求14所述的方法，其中至少一个种子层被设置在所述第一管芯上，并且其中将所述第一管芯放置在所述粘合剂膜上包括将所述至少一个种子层放置在所述粘合剂膜上。16.根据权利要求14所述的方法，还包括在沉积所述层叠体之后，去除所述粘合剂膜。17.根据权利要求13所述的方法，还包括在所述PID层中形成第一过孔和第二过孔，其中所述第一过孔被形成为暴露设置在所述第一管芯上的第一种子层，并且其中所述第二过孔被形成为暴露设置在所述第一管芯上的第二种子层。18.根据权利要求13所述的方法，其中在所述PID层上沉积所述导电材料包括：使用所述导电材料填充所述PID层的第一过孔和第二过孔，其中所述第一过孔与设置在所述第一管芯上的第一种子层对准，并且其中所述第二过孔与设置在所述第一管芯上的第二种子层对准。1...

【专利技术属性】
技术研发人员：卫洪博，李在植，金东旭，古仕群，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US