堆叠式管芯半导体封装体制造技术

本公开涉及堆叠式管芯半导体封装体。一种半导体封装体以及组装半导体封装体的方法，包括包封堆叠于第二半导体管芯之上并且与第二半导体管芯互连的第一预封装的半导体管芯。第一封装半导体管芯相对于引线框以临时性的载体(例如带)来定位和固定。第二半导体管芯被附接于第一封装半导体管芯和引线框并且与它们直接互连。互连的第一封装半导体管芯和第二半导体管芯，以及引线框被包封以形成半导体封装体。可以形成不同类型的半导体封装体，例如方形扁平无引脚(QFN)型封装、球栅阵列(BGA)型封装，这提供了增加的输入/输出(I/O)总数和功能。

Stacked core semiconductor packaging body

The present disclosure relates to a stack type tube core semiconductor package. A semiconductor package and a method of assembling a semiconductor package include a first pre packaged semiconductor core encapsulated on the second semiconductor core and interconnected with the second semiconductor die. The first package semiconductor tube core is positioned and fixed with a temporary carrier, such as a band, relative to the lead frame. The second semiconductor tube core is attached to the first package of the semiconductor tube core and lead frame and interconnects directly with them. The first package of semiconductor tube core interconnection and the second semiconductor die, and the lead frame is encapsulated to form a semiconductor package. Different types of semiconductor packages can be formed, such as square flat, pin less (QFN) and ball grid array (BGA) packages, which provide increased total number and function of input / output (I/O).

【技术实现步骤摘要】
堆叠式管芯半导体封装体本申请是申请日为2011年7月22日且专利技术名称为“堆叠式管芯半导体封装体”的中国专利申请No.201110205715.7的分案申请。
本专利技术一般地涉及半导体器件封装，并且更特别地涉及堆叠式管芯半导体封装体。
技术介绍
半导体封装体是用于集成电路和器件的容器。半导体封装体包括与集成电路和器件一起的包封的半导体管芯。半导体封装体具有用来在例如半导体封装体被安装于印制电路板(PCB)时使半导体管芯与外部电路互连的露出的输入/输出(I/O)引脚。管芯可以封装于许多不同的载体或封装结构中，例如，方形扁平无引脚(QFN)、球栅阵列(BGA)等。此类半导体封装体保护管芯以及与管芯的互连，并且允许各种型外部I/O。对具有提高的速度和功能的，具有更小的封装占用面积和厚度的半导体封装体有着持续的需求。在增加功能的尝试中，一些半导体封装体包括多于一个的半导体管芯。例如，一些半导体封装体包括一个叠在另一个上地堆叠的两个或更多的管芯。其他堆叠式管芯封装包括堆叠于已经封装的(包封的)管芯之上的管芯。但是，此类管芯堆叠于已封装管芯之上的半导体封装体仅限于一定类型的半导体封装体，并且从半导体封装体露出的I/O引脚的数量是有限的。另外，在此类管芯堆叠于已封装管芯之上的半导体封装体的管芯和已封装管芯之间的互连在半导体封装体的外部于外部电路内进行。这增加了另外的设计考虑、处理步骤，以及安装具有外部电路的半导体封装体所增加的成本。而且，更高功率的器件生成主要经由管芯载体散发的更高的热能，但是，当前的BGA堆叠式管芯封装在热方面受限并且被设计以应用于较低功率的器件和应用中。存在解决或至少缓解以上问题中的一些问题的需求。
技术实现思路
本专利技术的一方面是所封装的半导体器件，包括：具有第一引线框的第一封装半导体管芯，第一引线框含有从所封装的半导体管芯露出的第一引脚，第一封装半导体管芯具有第一表面；固定于第一封装半导体管芯的第一表面的第二半导体管芯；用于为具有第一封装半导体管芯和第二半导体管芯的封装半导体器件提供到外部电路的输入和输出的第二引线框；使第一管芯与第二管芯互连的第一连接器；使第一管芯与第二引线框互连的第二连接器；以及覆盖第一封装半导体管芯、第二半导体管芯、第一连接器、第二连接器、第一引线框和第二引线框的包封材料。在一种实施例中，第二引线框的一部分是露出的。第一引线框的一部分可以是露出的。第一引线框的一部分可以从第一封装半导体管芯突出。第二引线框的一部分可以在另一平面上与该引线框的另一部分偏移。第二引线框的偏移部分可以是第二引线框的引脚并且由包封材料所包封。第一封装半导体管芯可以是方形扁平无引脚(QFN)型封装器件。第一封装半导体管芯可以是功率方形扁平无引脚(PQFN)型封装器件。所封装的半导体器件可以是方形扁平无引脚(QFN)型封装器件。所封装的半导体器件可以是球栅阵列(BGA)型封装器件。本专利技术的一方面是一种封装所封装的半导体的方法，包括：将第一封装半导体管芯和第二引线框固定于载体，第一封装半导体管芯具有含有从所封装的半导体管芯露出的第一引脚的第一引线框，第一封装半导体管芯具有第一表面；将第二半导体管芯固定于第一封装半导体管芯的第一表面，第二引线框用于为具有第一封装半导体管芯和第二半导体管芯的封装半导体器件提供到外部电路的输入和输出；互连第一连接器以使第一管芯与第二管芯互连；互连第二连接器以使第一管芯与第二引线框互连；用包封材料来包封以覆盖第一封装半导体管芯、第二半导体管芯、第一连接器、第二连接器、第一引线框和第二引线框；以及去除载体以形成所封装的半导体。在一种实施例中，载体是带。第一引线框的一部分可以是露出的以及第二引线框的一部分可以是露出的。第一引线框的一部分可以从第一封装半导体管芯突出。第一封装半导体管芯可以是方形扁平无引脚(QFN)型封装器件。第一封装半导体管芯可以是功率方形扁平无引脚(PQFN)型封装器件。所封装的半导体器件可以是方形扁平无引脚(QFN)型封装器件。所封装的半导体器件可以是球栅阵列(BGA)型封装器件。互连可以通过导线接合(wirebonding)来进行。焊料球可以形成于第二引线框的表面之上。附图说明在此所并入的并且形成本说明书的一部分的附图示出了本专利技术的几个方面并且与说明书一起用来解释本专利技术的原理。虽然本专利技术将结合一些实施例来描述，但是并没有意图将本专利技术限定于所描述的那些实施例。相反，意图涵盖包含于由所附权利要求所界定的本专利技术的范围之内的所有替代方案、修改和等同物。在附图中：图1是根据本专利技术的一种实施例的第一封装半导体管芯的简化截面图；图2是根据本专利技术的一种实施例的附接于带的引线框的顶视图；图3是从根据本专利技术的一种实施例的附接于带的引线框的图2的虚线1-1截取的截面图；图4是根据本专利技术的一种实施例附接于图2和图3的带的图1的第一封装半导体管芯的截面图；图5是根据本专利技术的一种实施例附接施加于图4的第一封装半导体管芯的顶部的管芯的截面图；图6是根据本专利技术的一种实施例固定于附接在图5的第一封装半导体管芯的顶部的管芯的第二管芯的截面图；图7是根据本专利技术的一种实施例附接到图6的第二管芯及引线框的导线接合的截面图；图8示出了根据本专利技术的一种实施例附接到图7的第二管芯及引线框的导线接合的顶视图；图9是根据本专利技术的一种实施例包封图7和图8的导线接合、第二管芯、引线框及第一封装半导体的模制材料的截面图；图10示出了根据本专利技术的一种实施例具有第一封装半导体的封装半导体器件，其中第一封装半导体与第二管芯互连并包封，含有方形扁平无引脚(QFN)型封装半导体器件内的露出连接器；图11示出了根据本专利技术的一种实施例的图10的封装半导体器件的底视图；图12是示出根据本专利技术的一种实施例的一种封装所封装的半导体器件的方法的流程图；图13是根据本专利技术的一种实施例的第一封装半导体管芯的简化截面图；图14是根据本专利技术的一种实施例的图13的第一封装半导体管芯以及附接于带的引线框的截面图；图15是根据本专利技术的一种实施例附接于图14的第一封装半导体管芯的顶部的第二管芯的截面图；图16是根据本专利技术的一种实施例附接到图15的第二管芯及引线框的导线接合的截面图；图17是根据本专利技术的一种实施例包封图16的导线接合、第二管芯、引线框和第一封装半导体的模制材料的截面图；图18示出了根据本专利技术的一种实施例具有第一封装半导体的封装半导体器件，第一封装半导体与第二管芯互连并包封，含有球栅阵列(BGA)型封装半导体器件内的外部连接器；图19示出了根据本专利技术的一种实施例的图18的封装半导体器件的底视图；图20是根据本专利技术的一种实施例的第一封装半导体器件的截面图；图21示出了根据本专利技术的一种实施例具有图20所示的第一封装半导体的封装半导体器件，其中第一封装半导体与第二管芯互连并包封；图22示出了根据本专利技术的一种实施例的具有球栅阵列(BGA)型封装半导体器件内的外部连接器的图21的封装半导体器件；图23示出了根据本专利技术的一种实施例具有图20所示的第一封装半导体的封装半导体器件的截面图，第一封装半导体与第二管芯互连并包封；图24是示出根据本专利技术的一种实施例具有第一封装半导体的封装半导体器件的截面图，第一封装半导体与第二管芯互连并包封，含有方形扁平无引本文档来自技高网...

【技术保护点】
一种封装半导体器件，包括：第一封装，具有：(i)具有第一组管芯焊盘的第一半导体管芯；以及(ii)第一表面；第二半导体管芯：(i)经由所述第一表面固定于所述第一封装；并且(ii)具有第二组管芯焊盘；第二封装，具有外部连接器的组，以为所述封装半导体器件提供到外部电路的输入和输出；使所述第二组管芯焊盘中的第一管芯焊盘与所述外部连接器的组中的外部连接器互连的第一连接器；使所述第二组管芯焊盘中的第二管芯焊盘与所述第一组管芯焊盘中的第一管芯焊盘互连的第二连接器；覆盖所述第一连接器、所述第二连接器、所述第二半导体管芯和所述第一封装的第一包封剂。

【技术特征摘要】
1.一种封装半导体器件，包括：第一封装，具有：(i)具有第一组管芯焊盘的第一半导体管芯；以及(ii)第一表面；第二半导体管芯：(i)经由所述第一表面固定于所述第一封装；并且(ii)具有第二组管芯焊盘；第二封装，具有外部连接器的组，以为所述封装半导体器件提供到外部电路的输入和输出；使所述第二组管芯焊盘中的第一管芯焊盘与所述外部连接器的组中的外部连接器互连的第一连接器；使所述第二组管芯焊盘中的第二管芯焊盘与所述第一组管芯焊盘中的第一管芯焊盘互连的第二连接器；覆盖所述第一连接器、所述第二连接器、所述第二半导体管芯和所述第一封装的第一包封剂。2.根据权利要求1所述的封装半导体器件，还包含：所述第一半导体管芯上的第二包封剂，其中所述第一表面由所述第二包封剂形成；以及所述第一表面上的管芯附接材料的层；其中所述第二半导体管芯直接接合至所述管芯附接材料的层。3.根据权利要求1所述的封装半导体器件，还包含：所述第一表面上的管芯附接材料的层；其中所述第二半导体管芯直接接合至所述管芯附接材料的层；以及其中所述第一包封剂为模制材料。4.根据权利要求1所述的封装半导体器件，其中：所述外部连接器的组为焊料焊盘；所述第一连接器提供所述第二组管芯焊盘中的第一管芯焊盘与所述外部连接器的组中的外部连接器之间的电连接；以及所述第二连接器提供所述第二组管芯焊盘中的第二管芯焊盘与所述第一组管芯焊盘中的第一管芯焊盘之间的电连接。5.根据权利要求4所述的封装半导体器件，其中：所述第一组管芯焊盘为导线接合焊盘；所述第一连接器为第一导线接合；所述第二组管芯焊盘为导线接合焊盘；并且所述第二连接器为第二导线接合。6.根据权利要求1所述的封装半导体器件，其中：所述外部连接器的组为引线框上的引线；并且所述第一连接器提供所述第二组管芯焊盘中的第一管芯焊盘与所述外部连接器的组中的外部连接器之间的直接物理连接。7.根据权利要求1所述的封装半导体器件，...

【专利技术属性】
技术研发人员：邱书楠，贡国良，徐雪松，庞兴收，阎蓓悦，李颖会，
申请(专利权)人：超大规模集成电路技术有限责任公司，
类型：发明
国别省市：美国,US