对多目相机进行同步的方法和FPGA芯片技术

对多目相机进行同步的方法和FPGA芯片。本发明专利技术的目的是提供一种自动驾驶模式下确定路线的方法和装置。根据本发明专利技术的方案包括以下步骤：在自动驾驶模式下，在当前的道路图像信息对应多个路线选择项时，检测是否有用户选择信息；当检测到用户选择信息时，基于所述用户选择信息来确定所述自动驾驶模式下的驾驶路线。本发明专利技术具有以下优点：无需将自动驾驶模式切换为人工驾驶模式，即可在自动驾驶模式下获得用户对驾驶路线的选择信息，从而能够获得更加符合用户习惯的驾驶方案，满足用户的个性化需求。

A method of synchronizing a multi camera and a FPGA chip

The method of synchronizing the multi camera and the FPGA chip. The aim of the present invention is to provide a method and device for determining a route in an automatic driving mode. According to the scheme of the invention comprises the following steps: in the automatic driving mode, the corresponding road image information of the current multiple route selection, detecting whether a user selected information; when the detected user selection information, to determine the automatic driving mode of the driving route based on the information selected by the user. The invention has the following advantages: without the automatic mode switch to manual driving mode, the user can obtain information on the selection of driving route in automatic driving mode, which can obtain more in line with the driving habits of users, to meet the individual needs of users.

【技术实现步骤摘要】
对多目相机进行同步的方法和FPGA芯片
本专利技术涉及相机同步领域，尤其涉及一种用于对多目相机进行同步的方法和FPGA芯片。
技术介绍
现有技术中，通常采用arm芯片来采集视频数据，arm数据会将所采集到的数据整体存储为一个文件。但是，由于arm芯片存在固有的缓存延时问题，当处理多个相机的像素时，在接收像素值和存储像素值时都会有较大的延迟，从而导致图像与其时间无法精确对齐。
技术实现思路
本专利技术的目的是提供一种自动驾驶模式下确定路线的方法和FPGA芯片。根据本专利技术的方案，提供了一种在自动驾驶模式下确定路线的方法，其中，所述方法包括以下步骤：-在自动驾驶模式下，在当前的道路图像信息对应多个路线选择项时，检测是否有用户选择信息；-当检测到用户选择信息时，基于所述用户选择信息来确定所述自动驾驶模式下的驾驶路线。根据本专利技术的方案，提供了一种在自动驾驶模式下确定路线的路线确定装置，其中，所述路线确定装置包括：用于在自动驾驶模式下，在当前的道路图像信息对应多个路线选择项时，检测是否有用户选择信息的装置；用于当检测到用户选择信息时，基于所述用户选择信息来确定所述自动驾驶模式下的驾驶路线的装置。根据本专利技术的一个方面，提供一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现所述的方法。根据本专利技术的一个方面，提供一种计算机可读的存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现所述的方法。与现有技术相比，本专利技术具有以下优点：无需将自动驾驶模式切换为人工驾驶模式，即可在自动驾驶模式下获得用户对驾驶路线的选择信息，从而能够获得更加符合用户习惯的驾驶方案，满足用户的个性化需求。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1示意出了根据本专利技术的一个实施例的用于对多目相机进行同步的FPGA芯片100的结构示意图；图2示意出了根据本专利技术的又一个实施例的用于对多目相机进行同步的FPGA芯片100的结构示意图；图3示意出了根据本专利技术的一个优选实施例的对多目相机进行同步的方法流程图；图4示意出了根据本专利技术的一个示例的由FPGA芯片对多个相机的像素值进行存储的示意图。附图中相同或相似的附图标记代表相同或相似的部件。具体实施方式下面结合附图对本专利技术作进一步详细描述。其中，执行本专利技术方法的同步装置采用可编程门阵列(FPGA)芯片来实现，其中，该FPGA芯片可进一步包含于电子设备中，所述电子设备包括能够按照事先设定或存储的指令，诸如该FPGA芯片中的指令，自动进行数值计算和/或信息处理的设备。参考图1，根据本专利技术的一种用于对多目相机进行同步的FPGA芯片100。该FPGA芯片100包括：一图像合并模块101，一相机控制模块103，以及一锁相环102，该FPGA芯片100与n个相机相连。其中，所述锁相环102用于向所述相机控制模块103发送1倍频时钟，以及向所述图像合并模块101发送与n个相机对应的n倍频时钟。相机控制模块103用于基于所述1倍频时钟来校准所述n个相机的时序。其中，所述相机控制模块103包括与所述锁相环102相连的信号控制模块1031，以及n个分别与n个相机对应的子控制模块1032。根据本专利技术的方法，参考图3，图3示意出了根据本专利技术的一种优选实施例的对多目相机进行同步的方法流程图。根据本专利技术的方法包括步骤S1和步骤S2。在步骤S1中，图像合并模块101用于基于所述n倍频时钟，并行地接收来自n个相机的像素值。其中，该n个相机均采用1倍频的像素时钟。具体地，由FPGA实现的图像合并模块101能够实现多任务并行操作，其可并行接收对多目相机中的n个相机的像素值，并且，当其以n倍频时钟工作时，在一个像素时钟内，即可同时获得各个相机在该像素时钟内的像素值。接着，在步骤S2中，图像合并模块101基于所述n倍频时钟，将接收到的n个像素值并行地进行存储。具体地，采用多任务并行操作，将每个任务中获得的像素值分别存储在内存中。具体地，当图像合并模块101以n倍频时钟工作时，在一个像素时钟内，即可同时将所获得的n个像素值并行地进行存储于内存中。其中，所述内存可以为FPGA芯片内所包含的内存，也可以为FPGA芯片外且可由该FPGA芯片来存取的内存。优选地，根据当前多目相机所对应的像素值位数，在内存中为多目相机中的各个相机分别规划相应的存储位置，以分别存储该相机对应的像素值。更优选地，图像合并模块101在一行内存中按照所述各个相机的顺序逐个存储与各个相机分别对应的像素值。优选地，根据本专利技术的方法，还包括步骤S3(图未示)。在步骤S3中，相机控制模块103基于1倍频时钟，校准所述多个相机的启动信号以及曝光时长，以使得所述多个相机输出图像的时序同步。具体地，所述信号控制模块1031接收来自锁相环102的1倍频时钟，以基于该1倍频时钟，控制该n个子控制模块1032同时向各自对应的相机输出校准信号，以对该n个相机的时序进行校准。优选地，校准信号包括用于校准启动(PowerOn)的信号PWO和用于校准曝光时间的RRC信号。优选地，根据本专利技术的方法，还包括步骤S4(图未示)。在步骤S4中，图像合并模块101在一行内存中按照所述各个相机的顺序逐个存储与各个相机分别对应的像素值。根据本专利技术的第一示例，参考图4，FPGA芯片对应一多目相机，其中每个相机分别编号为相机1、相机2、相机3，…至相机n，各个相机的像素值采用10个比特位编码，则FPGA的内存预先被规划为按照10比特位为一个存储单元进行分割；当同步装置接收到来自多目相机的视频信号时，第一个像素时钟内，同步装置从四个相机处分别获得一个像素pixel_11，将来自该n个相机的像素pixel_11按照相机1至相机n的顺序依次存储于一行内存的1至n个单元中；接着，在第二个像素时钟内，同步装置从四个相机处分别获得一个像素pixel_2，将来自该四个相机的像素pixel_2按照相机1至相机4的顺序依次存储于次行内存的1至4个单元中；如此重复，直至获得一个相机对应的完整的像素帧所需的第m个像素。其中，本领域技术人员应能理解，根据所采用的相机的参数属性的不同，其对应的像素值所需的存储位数而已不同，例如可以采用8位、10位、12位比特位等。故而FPGA的内存可基于不同的像素值所需存储位置，来规划存储单元的大小。优选地，FPGA内存的存储单元也可为一固定的位数，且该位数大于当前常用的各类相机所采用的像素值。根据本专利技术的一个优选实施例，参考图2，根据本专利技术的FPGA芯片100还包括时间合成模块104，所述时间合成模块包括一时间寄存器1041，以及与n个相机分别对应的合成模块1042，所述合成模块1042用于将来自时间寄存器的时间信息整合至相应相机的像素帧内。其中，所述事件寄存器内的时间信息，可以来自任一可提供相应的时间信息的装置，例如，当该FPGA芯片与GPS芯片相关联时，该时间寄存器内可存储来自该GPS芯片的时间信息，或者，当该FPGA芯片可接受来自其他设备的时间信息并存储于时间寄存器中，以在需要的时候将该时间寄存器内的时间信息与相机的像素帧整合。继续对前述第一示例进行说明，存储完本文档来自技高网...

【技术保护点】
一种用于对多目相机进行同步的方法，其中，所述方法包括以下步骤：‑基于n倍频时钟，并行地获取来自所述多目相机中n个相机的像素值，其中，所述n个相机均采用1倍频的像素时钟；‑基于所述n倍频时钟，并行存储所获得的各个相机的像素值。

【技术特征摘要】
1.一种用于对多目相机进行同步的方法，其中，所述方法包括以下步骤：-基于n倍频时钟，并行地获取来自所述多目相机中n个相机的像素值，其中，所述n个相机均采用1倍频的像素时钟；-基于所述n倍频时钟，并行存储所获得的各个相机的像素值。2.根据权利要求1所述的方法，其中，所述方法包括以下步骤：-基于1倍频时钟，校准所述多个相机的启动信号以及曝光时长，以使得所述多个相机输出图像的时序同步。3.根据权利要求1或2所述的方法，其中，所述方法还包括以下步骤：-在一行内存中按照所述各个相机的顺序逐个存储与各个相机分别对应的像素值。4.根据权利要求1至3中任一项所述的方法，其中，所述方法还包括以下步骤：-基于所述各个相机的标识信息，读取与各个相机分别对应的像素值，以获得与所述各个相机分别对应的图像信息。5.根据权利要求1至4中任一项所述的方法，由FPGA芯片来控制执行。6.一种用于对多目相机进行同步的FPGA芯片，其特征在于，所述FPGA芯片包括：一图像合并模块，一相机控制模块，以及一锁相环，该FPGA芯片与n个相机相连，其中；所述锁相...

【专利技术属性】
技术研发人员：张云飞，郁浩，闫泳杉，郑超，唐坤，姜雨，
申请(专利权)人：百度在线网络技术北京有限公司，
类型：发明
国别省市：北京,11