阵列基板及包括此阵列基板的显示装置制造方法及图纸

本发明专利技术公开一种阵列基板及包括此阵列基板的显示装置，该阵列基板包含：一基板、一第一晶体管以及一光学调变层。第一晶体管设置于基板上且包含一第一半导体层，具有一第一通道区。一第一栅极对应第一半导体层设置，且一第一源极及一第一漏极分别电连接第一半导体层。第一源极与第一漏极之间具有一第一间隔，第一通道区对应第一间隔设置。一第一绝缘层设置于第一半导体层及第一栅极之间，且一第二绝缘层覆盖第一源极、第一漏极及第一通道区。光学调变层设置于第二绝缘层上，其中光学调变层与第一通道区至少部分重叠，且光学调变层的光密度(OD)值介于0.1到6之间。

Array substrate and display device including this array substrate

The invention discloses an array substrate and a display device including the array substrate. The array substrate comprises a substrate, a first transistor and an optical modulation layer. The first transistor is set on the substrate and includes a first semiconductor layer, which has a first channel area. A first gate corresponds to the first semiconductor layer, and a first source and a first drain are electrically connected to the first semiconductor layer. There is a first interval between the first source and the first drain, and the first channel region corresponds to the first interval setting. A first insulating layer is arranged between the first semiconductor layer and the first gate, and the first second insulating layer covers the first source, the first drain and the first channel region. The optical modulation layer is arranged on the second insulating layer, wherein the optical modulation layer is at least partially overlapped with the first channel area, and the optical density (OD) value of the optical modulation layer is between 0.1 and 6.

【技术实现步骤摘要】
阵列基板及包括此阵列基板的显示装置
本专利技术涉及一种显示技术，且特别是涉及一种具有光学调变结构的阵列基板及显示装置。
技术介绍
近年来，平面显示器具有轻薄短小及低耗电的特性而已广泛地被使用于电子装置(例如，手机及可携式电脑)中。现行的平面显示器包括液晶显示器(liquidcrystaldisplay,LCD)及有机发光二极管(organiclight-emittingdiode,OLED)显示器。在上述的平面显示器的阵列基板中，通常使用薄膜晶体管(thinfilmtransistor,TFT)作为控制像素区的开关元件以及驱动电路中的驱动元件。近来，使用金属氧化物半导体(metaloxidesemiconductor)作为主动层(或通道层)的薄膜晶体管由于具有高迁移率及高可见光穿透率而受到瞩目。然而，上述金属氧化物半导体(例如，氧化铟镓锌(indiumgalliumzincoxide,IGZO))容易因光线照射而影响薄膜晶体管的特性(例如，起始电压(thresholdvoltage))，因而降低平面显示器的品质。尽管现行的阵列基板中使用薄膜晶体管的金属栅极作为背光源的遮光层，却无法有效阻挡光线照射到通道层。因此，有必要寻求一种新颖的阵列基板，其能够解决或改善上述的问题。
技术实现思路
为解决上述问题，本专利技术公开一种阵列基板，其包含：一基板、一第一晶体管以及一光学调变层。第一晶体管设置于基板上，且包含：一第一半导体层，第一半导体层具有一第一通道区；一第一栅极，第一栅极对应第一半导体层设置；一第一源极及一第一漏极，第一源极及第一漏极分别电连接第一半导体层，第一源极与第一漏极之间具有一第一间隔，第一通道区对应第一间隔设置；一第一绝缘层，第一绝缘层设置于第一半导体层及第一栅极之间；以及一第二绝缘层，第二绝缘层覆盖第一源极、第一漏极及第一通道区。光学调变层，光学调变层设置于第二绝缘层上，其中光学调变层与第一通道区至少部分重叠，且光学调变层的光密度(OD)值介于0.1到6之间。本专利技术还公开一种显示装置，其包含：一图像显示元件以及一阵列基板。阵列基板包含：一基板、一第一晶体管以及一光学调变层。第一晶体管设置于基板上，且包含：一第一半导体层，第一半导体层具有一第一通道区；一第一栅极，第一栅极对应第一半导体层设置；一第一源极及一第一漏极，第一源极及第一漏极分别电连接第一半导体层，第一源极与第一漏极之间具有一第一间隔，第一通道区对应第一间隔设置；一第一绝缘层，第一绝缘层设置于第一半导体层及第一栅极之间；以及一第二绝缘层，第二绝缘层覆盖第一源极、第一漏极及第一通道区。光学调变层，光学调变层设置于第二绝缘层上，其中光学调变层与第一通道区至少部分重叠，且光学调变层的光密度(OD)值介于0.1到6之间。附图说明图1为本专利技术一些实施例的背通道蚀刻(backchanneletch,BCE)式阵列基板剖面示意图；图1-1为本专利技术一些实施例的蚀刻停止(etchstop,ES)式阵列基板剖面示意图；图2为本专利技术一些实施例的背通道蚀刻式阵列基板剖面示意图；图2-1为本专利技术一些实施例的蚀刻停止式阵列基板剖面示意图；图3为本专利技术一些实施例的背通道蚀刻式阵列基板剖面示意图；图3-1为本专利技术一些实施例的蚀刻停止式阵列基板剖面示意图；图4为本专利技术一些实施例的背通道蚀刻式阵列基板剖面示意图；图4-1为本专利技术一些实施例的蚀刻停止式阵列基板剖面示意图；图5为本专利技术一些实施例的具有背通道蚀刻式阵列基板的像素结构剖面示意图；图5-1为本专利技术一些实施例的具有蚀刻停止式阵列基板的像素结构剖面示意图；图6为本专利技术一些实施例的具有背通道蚀刻式阵列基板的像素结构剖面示意图；图6-1为本专利技术一些实施例的具有蚀刻停止式阵列基板的像素结构剖面示意图；图7为本专利技术一些实施例的显示装置方块示意图。符号说明10、10’、20、20’、30、30’、40、40’、200、500、500’、600、600’阵列基板50、50’、60、60’像素结构100基板102a第一栅极102b第二栅极104第一绝缘层110a第一半导体层110b第二半导体层112a第一通道区112b第二通道区114a第一源极114b第二源极116a第一漏极116b第二漏极120第二绝缘层126第三绝缘层127开口130、130a光学调变层132导电层/第一电极层150对向基板300图像显示元件400显示装置T1A、T1A’、T2A、T2A’、T3A、T3A’、T4A、T4A’、T5A、T5A’、T6A、T6A’第一晶体管T1B、T1B’、T2B、T2B’、T3B、T3B’、T4B、T4B’、T5B、T5B’、T6B、T6B’第二晶体管S1第一间隔S2第二间隔具体实施方式以下说明本专利技术实施例的制作与使用。然而，可轻易了解本专利技术实施例提供许多合适的专利技术概念而可实施于广泛的各种特定背景。所揭示的特定实施例仅仅用于说明以特定方法制作及使用本专利技术，并非用以局限本专利技术的范围。再者，在本专利技术实施例的附图及说明内容中是使用相同的标号来表示相同或相似的部件。请参照图1，其绘示出根据本专利技术一些实施例的背通道蚀刻(BCE)式阵列基板10剖面示意图。在一些实施例中，阵列基板10可应用于平面显示器中，例如液晶显示器(LCD)、有机发光二极管(OLED)显示器、发光二极管(LED)显示器等等。在本实施例中，阵列基板10包括一基板100，例如玻璃、石英、或是其他透明材料。在本实施例中，阵列基板10还包括多个晶体管(例如，薄膜晶体管)设置于基板100上。这些晶体管包括用于显示区的开关元件以及用于周边区的驱动元件、静电放电(electrostaticdischarge,ESD)元件、测试电路元件、转换器(inverter)等等。此处为了简化附图及说明，仅绘示出一第一晶体管T1A及一第二晶体管T1B。在一些实施例中，第一晶体管T1A可为下栅极式薄膜晶体管，且包含：第一栅极102a、设置于第一栅极102a上且覆盖基板100的第一绝缘层104、设置于第一绝缘层104上的第一半导体层110a、设置于第一半导体层110a上的第一源极114a及第一漏极116a以及覆盖第一源极114a及第一漏极116a、第一半导体层110a及第一绝缘层104的第二绝缘层120。在一些实施例中，第一栅极102a对应第一半导体层110a设置。再者，第一栅极102a可包括铜、铝、金、银、钼、钨、钛、铬、或其合金或其他适合的电极材料。在一些实施例中，第一半导体层110a具有一第一通道区112a且可为非晶硅、多晶硅(例如，低温多晶硅(lowtemperaturepoly-silicon,LTPS))、金属氧化物半导体(例如，氧化铟镓锌(IGZO)、氧化铟锌(indiumzincoxide,IZO)、氧化铟镓(indiumgalliumoxide,IGO)或氧化铟锡锌(indiumtinzincoxide,ITZO)等等)。在一些实施例中，第一绝缘层104设置于第一半导体层110a及第一栅极102a之间，以作为第一晶体管T1A的栅极绝缘层。再者，第一绝缘层104可包括无机绝缘材料，例如氧化硅、氮化硅、或其组合。在一些实施例中，第一源极114a及第一漏极116a分别电连接第一半导体层1本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于包含：基板；第一晶体管，该第一晶体管设置于该基板上，该第一晶体管包含：第一半导体层，该第一半导体层具有一第一通道区；第一栅极，该第一栅极对应该第一半导体层设置；第一源极及第一漏极，该第一源极及该第一漏极分别电连接该第一半导体层，该第一源极与该第一漏极之间具有一第一间隔，该第一通道区对应该第一间隔设置；第一绝缘层，该第一绝缘层设置于该第一半导体层及该第一栅极之间；以及第二绝缘层，该第二绝缘层覆盖该第一源极、该第一漏极及该第一通道区；以及光学调变层，该光学调变层设置于该第二绝缘层上，其中该光学调变层与该第一通道区至少部分重叠，且该光学调变层的光密度(OD)值介于0.1到6之间。

【技术特征摘要】
2016.08.19 US 62/376,9301.一种阵列基板，其特征在于包含：基板；第一晶体管，该第一晶体管设置于该基板上，该第一晶体管包含：第一半导体层，该第一半导体层具有一第一通道区；第一栅极，该第一栅极对应该第一半导体层设置；第一源极及第一漏极，该第一源极及该第一漏极分别电连接该第一半导体层，该第一源极与该第一漏极之间具有一第一间隔，该第一通道区对应该第一间隔设置；第一绝缘层，该第一绝缘层设置于该第一半导体层及该第一栅极之间；以及第二绝缘层，该第二绝缘层覆盖该第一源极、该第一漏极及该第一通道区；以及光学调变层，该光学调变层设置于该第二绝缘层上，其中该光学调变层与该第一通道区至少部分重叠，且该光学调变层的光密度(OD)值介于0.1到6之间。2.如权利要求1所述的阵列基板，其特征在于还包含第二晶体管，设置于该基板上，该第二晶体管包含：第二半导体层，该第二半导体层具有第二通道区；第二栅极，该第二栅极与该第二半导体层部分重叠；第二源极及第二漏极，该第二源极及该第二漏极分别电连接该第二半导体层，该第二源极与该第二漏极之间具有第二间隔，该第二通道区对应该第二间隔设置；该第一绝缘层，设置于该第二半导体层及该第二栅极之间；以及该第二绝缘层，覆盖该第二源极、该第二漏极及该第二通道区，其中，且该光学调变层与该第二通道区不重叠。3.如权利要求2所述的阵列基板，其特征在于该第一半导体层的材料包括金属氧化物半导体、多晶硅及非晶硅的其中之一，该第二半导体层的材料包括金属氧化物半导体、多晶硅及非晶硅的其中之一。4.如权利要求2所述的阵列基板，其特征在于该基板包含显示区及周边区，该周边区位于该显示区之外，该第一晶体管及该第二晶体管都设置于该周边区。5.如权利要求2所述的阵列基板，其特征在于该基板包含显示区及周边区，该周边区位于该显示区之外，该第一晶体管及该第二晶体管都设置于该显示区。6.如权利要求2所述的阵列基板，其特征在于该基板包含显示区及周边区，该周边区位于该显示区之外，该第一晶体管设置于该周边区，该第二晶体管设置于该显示区。7.如权利要求2所述的阵列基板，其特征在于该基板包含显示区及周边区，该周边区位于该显示区之外，该第一晶体管设置于该显示区，该第二晶体管设置于该周边区。8.如权利要求1所述的阵列基板，其特征在于还包含第一电极层，该第一电极层电连接该第一源极或该第一漏极。9.如权利要求8所述的阵列基板，其特征在于该光学调变层设置于该第一电极层及该第二绝缘层之间。10.如权...

【专利技术属性】
技术研发人员：宋立伟，萧富元，陈忠乐，陈弘勋，
申请(专利权)人：群创光电股份有限公司，
类型：发明
国别省市：中国台湾,71