一种阵列基板、其制作方法及显示面板技术

本发明专利技术公开了一种阵列基板、其制作方法及显示面板，由于像素电路中包括有硅薄膜晶体管和半导体氧化物薄膜晶体管，像素电路中需要较高载流子迁移率的晶体管设置为硅薄膜晶体管，需要较低载流子迁移率的晶体管可以设置为半导体氧化物薄膜晶体管，与现有相比不需要通过增加晶体管的沟道长度，因此能够在保证在不降低阵列基板分辨率的基础上实现满足像素电路所需的不同性能的薄膜晶体管的要求。并且由于半导体氧化物薄膜晶体管为顶栅结构晶体管，这样第二栅电极层可以对半导体氧化物层起遮光作用，从而改善半导体氧化物薄膜晶体管由于负偏置温度光照应激NBTIS导致的阈值电压偏移。

An array substrate, its making method and display panel

The invention discloses an array substrate and its manufacturing method and display panel, the pixel circuit comprises a transistor and semiconductor oxide thin film silicon thin film transistor, a pixel circuit requires higher carrier mobility transistor set for silicon thin film transistor, the transistor requires low carrier mobility can be set to the semiconductor oxide thin film transistor, and compared with the existing need not by increasing the channel length of the transistor, therefore can guarantee the realization of the thin film transistor can meet the different needs of pixel circuit requirements in the foundation does not reduce the resolution on the array substrate. And because the oxide semiconductor thin film transistor for top gate transistor, second gate electrode layer of a semiconductor oxide layer shading effect, thereby improving the oxide semiconductor thin film transistor threshold voltage shift due to negative bias temperature induced illumination caused by NBTIS.

【技术实现步骤摘要】
一种阵列基板、其制作方法及显示面板
本专利技术涉及显示
，尤指一种阵列基板、其制作方法及显示面板。
技术介绍
在薄膜晶体管显示
，与非晶硅(a-Si)薄膜晶体管相比，多晶硅(P-Si)尤其是低温多晶硅薄膜晶体管(LowTemperaturePoly-siliconThinFilmTransistor，LTPSTFT)具有更高的载流子迁移率、更好的液晶特性以及较少的漏电流，已经逐渐取代非晶硅薄膜晶体管，成为薄膜晶体管的主流，而且低温多晶硅薄膜晶体管还能被用于柔性显示器以及有机发光二极管显示器上。现有显示面板中开关薄膜晶体管(SwitchingThinFilmTransistor，STFT)和驱动薄膜晶体管(DrivingThinFilmTransistor，DTFT)均采用高迁移率的低温多晶硅作为有源层。低温多晶硅薄膜晶体管高的载流子迁移率，能够有效的提高开关薄膜晶体管的开关特性，但是，驱动薄膜晶体管在载流子的迁移率偏大时，不利于显示器进行灰阶显示。现有技术中，为了保证驱动薄膜晶体管对开启电压值的要求，通常是通过增加晶体管的沟道的长度来实现的，但是沟道长度的增加限制了分辨率的提高。
技术实现思路
有鉴于此，本专利技术实施例提供了一种阵列基板、其制作方法及显示面板，保证在不降低阵列基板分辨率的基础上实现满足像素电路所需的不同性能的薄膜晶体管的要求。本专利技术实施例提供的一种阵列基板，包括衬底基板、位于所述衬底基板上的像素电路；所述像素电路中包括至少一个硅薄膜晶体管和至少一个半导体氧化物薄膜晶体管；所述硅薄膜晶体管包括第一栅电极层、第一源漏电极层和硅沟道层，所述半导体氧化物薄膜晶体管包括第二栅电极层、第二源漏电极层和半导体氧化物层；所述硅薄膜晶体管和所述半导体氧化物薄膜晶体管均为顶栅结构晶体管。可选地，在本专利技术实施例提供的阵列基板中，所述第一栅电极层位于所述硅沟道层的上方，所述第二栅电极层位于所述半导体氧化物层的上方；所述第一栅电极层与所述半导体氧化物层设置在同一层；所述第一栅电极层与所述硅沟道层之间还设置有第一绝缘层；所述第二栅电极层与所述半导体氧化物层之间还设置有第二绝缘层，且所述第二绝缘层覆盖所述第一栅电极层和所述半导体氧化物层。可选地，在本专利技术实施例提供的阵列基板中，所述像素电路还包括电容结构；其中所述第一栅电极层复用为所述电容结构的第一电极；所述电容结构的第二电极位于所述第二绝缘层上方，且所述第二电极在所述衬底基板的正投影与所述第一电极在所述衬底基板的正投影存在重叠区域。可选地，在本专利技术实施例提供的阵列基板中，第一源漏电极层和所述第二源漏电极层设置为同层同材质，且第一源漏电极层和所述第二源漏电极层均位于所述第二栅电极层的上方；所述第二栅电极层与所述第二源漏电极层之间还设置有层间介质层；所述第一源漏电极层中的第一源极和第一漏极均通过贯穿所述层间介质层、所述第二绝缘层和所述第一绝缘层的过孔与所述硅沟道层电连接，所述第二源漏电极层中的第二源极和第二漏极均通过贯穿所述层间介质层和所述第二绝缘层的过孔与所述半导体氧化物层电连接。可选地，在本专利技术实施例提供的阵列基板中，所述半导体氧化物薄膜晶体管还包括位于所述第一绝缘层与所述第二绝缘层之间且位于所述半导体氧化物层的两侧的欧姆接触层；所述第二源漏电极层中的第二源极和第二漏极分别通过位于所述半导体氧化物层两侧的所述欧姆接触层与所述半导体氧化物层电连接。可选地，在本专利技术实施例提供的阵列基板中，所述欧姆接触层与所述第一栅电极层设置为同层同材质，且所述半导体氧化物层在所述衬底基板的正投影与所述欧姆接触层在所述衬底基板的正投影部分重叠。可选地，在本专利技术实施例提供的阵列基板中，所述欧姆接触层由部分所述半导体氧化物层进行掺杂而成。可选地，在本专利技术实施例提供的阵列基板中，所述第二电极与所述第二栅电极层设置为同层同材质，或者所述第二电极与所述第一源漏电极层设置为同层同材质。相应地，本专利技术实施例还提供了一种显示面板，所述显示面板包括上述任一种阵列基板。相应地，本专利技术实施例还提供了一种上述阵列基板的制作方法，包括：在所述衬底基板上形成所述硅沟道层的图形；形成覆盖所述硅沟道层的所述第一绝缘层；在所述第一绝缘层上形成所述半导体氧化物层的图形和所述第一栅电极层的图形；形覆盖所述半导体氧化物层和所述第一栅电极层的所述第二绝缘层；在所述第二绝缘层上形成第二栅电极层的图形；形成覆盖所述第二栅电极层的所述层间介质层；通过一次构图工艺在所述层间介质层上形成所述第一源漏电极层的图形和所述第二源漏电极层的图形；其中，所述第一源漏电极层中的第一源极和第一漏极均通过贯穿所述层间介质层、所述第一绝缘层和所述第二绝缘层的过孔与所述硅沟道层电连接，所述第二源漏电极层中的第二源极和第二漏极均通过贯穿所述层间介质层和所述第二绝缘层的过孔与所述半导体氧化物层电连接。可选地，在本专利技术实施例提供的制作方法中，当所述阵列基板中包括电容结构时，在形成所述第二栅电极层的同时形成所述电容结构的第二电极的图形，或者，在形成所述第一源漏电极层的同时形成所述电容结构的第二电极的图形。可选地，在本专利技术实施例提供的制作方法中，当所述半导体氧化物薄膜晶体管还包括欧姆接触层时，在形成所述第一栅电极层的同时形成所述欧姆接触层的图形；或者，在形成第二栅电极层的图形之后，在形成所述层间介质层之前，以所述第二栅电极层为掩模对所述半导体氧化物层进行掺杂形成所述欧姆接触层。本专利技术有益效果如下：本专利技术实施例提供的阵列基板、其制作方法及显示面板，由于像素电路中包括有硅薄膜晶体管和半导体氧化物薄膜晶体管，像素电路中需要较高载流子迁移率的晶体管设置为硅薄膜晶体管，需要较低载流子迁移率的晶体管可以设置为半导体氧化物薄膜晶体管，与现有相比不需要通过增加晶体管的沟道长度，因此能够在保证在不降低阵列基板分辨率的基础上实现满足像素电路所需的不同性能的薄膜晶体管的要求。并且由于半导体氧化物薄膜晶体管为顶栅结构晶体管，这样第二栅电极层可以对半导体氧化物层起遮光作用，从而改善半导体氧化物薄膜晶体管由于负偏置温度光照应激NBTIS导致的阈值电压偏移。并且在像素电路中的发光二极管发光时，可以降低由散射、NBTIS、阈值电压偏移等产生的电路噪声。附图说明图1为像素电路的结构示意图之一；图2a为本专利技术实施例提供的阵列基板的结构示意图之一；图2b为本专利技术实施例提供的阵列基板的结构示意图之二；图2c为本专利技术实施例提供的阵列基板的结构示意图之三；图3a为本专利技术实施例提供的阵列基板的结构示意图之四；图3b为本专利技术实施例提供的阵列基板的结构示意图之五；图4为本专利技术实施例提供的阵列基板的结构示意图之六；图5a为像素电路的结构示意图之二；图5b为像素电路的结构示意图之三；图6为本专利技术实施例提供的阵列基板的制作方法的流程图；图7a至图7i分别为本专利技术实施例一提供的阵列基板的制作方法在执行各步骤后对应的结构示意图；图8a和图8b为本专利技术实施例二提供的阵列基板的制作方法在执行步骤(3)和(4)后对应的结构示意图；图9a至图9e为本专利技术实施例三提供的阵列基板的制作方法在执行步骤(3)至(7)后对应的结构示意图。具体实施方式在有机电致发光显示面板中，像素电路如图1所示，至少包括1个驱动晶体管T1，一个本文档来自技高网...

【技术保护点】
一种阵列基板，包括衬底基板、位于所述衬底基板上的像素电路，其特征在于：所述像素电路中包括至少一个硅薄膜晶体管和至少一个半导体氧化物薄膜晶体管；所述硅薄膜晶体管包括第一栅电极层、第一源漏电极层和硅沟道层，所述半导体氧化物薄膜晶体管包括第二栅电极层、第二源漏电极层和半导体氧化物层；所述硅薄膜晶体管和所述半导体氧化物薄膜晶体管均为顶栅结构晶体管。

【技术特征摘要】
1.一种阵列基板，包括衬底基板、位于所述衬底基板上的像素电路，其特征在于：所述像素电路中包括至少一个硅薄膜晶体管和至少一个半导体氧化物薄膜晶体管；所述硅薄膜晶体管包括第一栅电极层、第一源漏电极层和硅沟道层，所述半导体氧化物薄膜晶体管包括第二栅电极层、第二源漏电极层和半导体氧化物层；所述硅薄膜晶体管和所述半导体氧化物薄膜晶体管均为顶栅结构晶体管。2.如权利要求1所述的阵列基板，其特征在于，所述第一栅电极层位于所述硅沟道层的上方，所述第二栅电极层位于所述半导体氧化物层的上方；所述第一栅电极层与所述半导体氧化物层设置在同一层；所述第一栅电极层与所述硅沟道层之间还设置有第一绝缘层；所述第二栅电极层与所述半导体氧化物层之间还设置有第二绝缘层，且所述第二绝缘层覆盖所述第一栅电极层和所述半导体氧化物层。3.如权利要求2所述的阵列基板，其特征在于，所述像素电路还包括电容结构；其中所述第一栅电极层复用为所述电容结构的第一电极；所述电容结构的第二电极位于所述第二绝缘层上方，且所述第二电极在所述衬底基板的正投影与所述第一电极在所述衬底基板的正投影存在重叠区域。4.如权利要求3所述的阵列基板，其特征在于，第一源漏电极层和所述第二源漏电极层设置为同层同材质，且第一源漏电极层和所述第二源漏电极层均位于所述第二栅电极层的上方；所述第二栅电极层与所述第二源漏电极层之间还设置有层间介质层；所述第一源漏电极层中的第一源极和第一漏极均通过贯穿所述层间介质层、所述第二绝缘层和所述第一绝缘层的过孔与所述硅沟道层电连接，所述第二源漏电极层中的第二源极和第二漏极均通过贯穿所述层间介质层和所述第二绝缘层的过孔与所述半导体氧化物层电连接。5.如权利要求4所述的阵列基板，其特征在于，所述半导体氧化物薄膜晶体管还包括位于所述第一绝缘层与所述第二绝缘层之间且位于所述半导体氧化物层的两侧的欧姆接触层；所述第二源漏电极层中的第二源极和第二漏极分别通过位于所述半导体氧化物层两侧的所述欧姆接触层与所述半导体氧化物层电连接。6.如权利要求5...

【专利技术属性】
技术研发人员：李祥远，高玟虎，姜尚勋，宋国焕，安星俊，朱艺丹，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京,11