扇出型天线封装结构及其制备方法技术

本发明专利技术提供一种扇出型天线封装结构及其制备方法，包括：半导体芯片；塑封材料层，包括相对的第一表面及第二表面，塑封材料层塑封于半导体芯片的外围；金属连接柱，位于塑封材料层内，且上下贯通塑封材料层；天线结构，位于塑封材料层的第一表面上，且与金属连接柱电连接；重新布线层，位于塑封材料层的第二表面上，且与半导体芯片及金属连接柱电连接；焊料凸块，位于重新布线层远离塑封材料层的表面上，且与重新布线层电连接。本发明专利技术的封装结构可以大大节省空间面积，可在较小的区域面积内形成较大面积长度的天线，大大提高了天线的增益，天线结构中的金属天线的线宽可以做到很小，可以大大增加天线结构中的金属天线的密度。

The package structure and preparation method of fan out antenna

The invention provides a fanout antenna package structure and a preparation method thereof, including: a semiconductor chip; the plastic material layer includes a first surface and a two surface opposite to the outer layer of a plastic, plastic material in the semiconductor chip; the metal connecting column in plastic material layer, and down through the plastic material layer; antenna structure the first surface is plastic material layer, and is electrically connected with the metal connecting column; re wiring layer, second layer on the surface in the plastic material, and semiconductor chip and a metal connecting column is electrically connected; solder bump surface is located on the re wiring layer away from the plastic material layer, and the re wiring layer is electrically connected. The packaging structure of the invention can greatly save space, can form a larger area of the length of the antenna in the area of small, greatly improves the gain of the antenna, the antenna metal linewidth of the structure can be very small, can greatly increase the antenna structure of the metal antenna density.

【技术实现步骤摘要】
扇出型天线封装结构及其制备方法
本专利技术涉及半导体封装
，特别是涉及一种扇出型天线封装结构及其制备方法。
技术介绍
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(WaferLevelChipScalePackaging，WLCSP)，扇出型晶圆级封装(Fan-OutWaferLevelPackage，FOWLP)，倒装芯片(FlipChip)，叠层封装(PackageonPackage，POP)等等。扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。目前，射频芯片的扇出型晶圆级封装方法一般为：提供载体，在载体表面形成粘合层；在粘合层上光刻、电镀出重新布线层(RedistributionLayers，RDL)；采用芯片键合工艺将射频芯片安装到重新布线层上；采用注塑工艺将芯片塑封于塑封材料层中；去除载体和粘合层；在重新布线层上光刻、电镀形成凸块下金属层(UBM)；在UBM上进行植球回流，形成焊球凸块；然后进行晶圆黏片、切割划片。出于通信效果的考虑，射频芯片在使用时都会设置天线，而现有天线都是开发者在对射频功能模块进行layout设计时，直接在PCB板上layout天线或留出外接天线的接口；但由于外接天线的诸多不便，现天线大多直接在PCB板上layout天线，而此种方法要保证天线增益，天线的尺寸面积要足够大，这就势必以牺牲PCB面积为代价，从而使得PCB板的面积及整个封装结构的面积变大。鉴于此，有必要设计一种新的扇出型天线封装结构及其制备方法用以解决上述技术问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种扇出型天线封装结构及其制备方法，用于解决现有射频芯片在使用时为保证天线增益，天线的尺寸面积要足够大，从而导致PCB板面积及整个封装结构的面积变大的问题。为实现上述目的及其他相关目的，本专利技术提供一种扇出型天线封装结构，所述扇出型天线封装结构包括：半导体芯片；塑封材料层，包括相对的第一表面及第二表面，所述塑封材料层塑封于所述半导体芯片的外围，且暴露出所述半导体芯片的正面；金属连接柱，位于所述塑封材料层内，且上下贯通所述塑封材料层；天线结构，位于所述塑封材料层的第一表面上，且与所述金属连接柱电连接；重新布线层，位于所述塑封材料层的第二表面上，且与所述半导体芯片及所述金属连接柱电连接；焊料凸块，位于所述重新布线层远离所述塑封材料层的表面上，且与所述重新布线层电连接。优选地，所述半导体芯片包括：裸芯片；接触焊垫，位于所述裸芯片上，并与所述裸芯片电连接；其中，所述接触焊垫所在的表面为所述半导体芯片的正面。优选地，所述天线结构包括交替叠置的介质层及金属天线，且所述天线结构的顶层为金属天线，相邻所述金属天线之间及所述金属天线与所述金属连接柱之间均经由金属插塞电连接。优选地，所述天线结构包括一层金属天线。优选地，所述金属天线的形状呈矩形螺旋状。优选地，所述金属天线的数量为多个，多个所述金属天线沿所述介质层表面延伸的方向呈阵列排布。优选地，所述重新布线层包括：绝缘层，位于所述塑封材料层的第二表面上；至少一层金属线层，位于所述绝缘层内，且与所述半导体芯片及所述金属连接柱电连接；凸块下金属层，位于所述绝缘层内及所述绝缘层远离所述塑封材料层的表面，且与所述金属线层及所述焊料凸块电连接。本专利技术还提供一种扇出型天线封装结构的制备方法，所述扇出型天线封装结构的制备方法包括如下步骤：1)提供一载体，并于所述载体的上表面形成剥离层；2)提供半导体芯片，将所述半导体芯片正朝下装设于所述剥离层的表面；3)于所述剥离层的表面形成金属连接柱；4)于所述剥离层的表面形成塑封材料层，所述塑封材料层填满所述半导体芯片与所述金属连接柱之间的间隙，并将所述半导体芯片及所述金属连接柱塑封；所述塑封材料层包括相对的第一表面及第二表面，所述塑封材料层的第二表面与所述剥离层相接触，且所述塑封材料层的第一表面暴露出所述金属连接柱的上表面；5)去除所述载体及所述剥离层；6)于所述塑封材料层的第二表面形成重新布线层，所述重新布线层与所述半导体芯片及所述金属连接柱电连接；7)于所述塑封材料层的第一表面形成天线结构，所述天线结构与所述金属连接柱电连接；8)于所述重新布线层远离所述塑封材料层的表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接。优选地，步骤7)于所述塑封材料层的第一表面形成天线结构包括如下步骤：7-1)于所述塑封材料层的第一表面形成第一层介质层；7-2)于所述第一层介质层内形成第一开口，所述第一开口暴露出所述金属连接柱的上表面；7-3)于所述第一开口内形成第一金属插塞，并于所述第一层介质层的上表面形成第一层金属天线，第一层所述金属天线经由所述第一金属插塞与所述金属连接柱电连接；7-4)于上表面形成有第一层所述金属天线的所述第一介质层的上表面形成第二层介质层，所述第二层介质层完全覆盖覆盖第一层所述金属天线；7-5)于所述第二层介质层内形成第二开口，所述第二开口暴露出部分第一层所述金属天线；7-6)于所述第二开口内形成第二金属插塞，并于所述第二层介质层上形成第二层所述金属天线。优选地，步骤7)于所述塑封材料层的第一表面形成天线结构的具体方法为：于所述塑封材料层的第一表面形成一层金属天线作为所述天线结构。优选地，所述金属天线的形状呈矩形螺旋状。优选地，所述金属天线的数量为多个，多个所述金属天线沿所述介质层表面延伸的方向呈阵列排布。如上所述，本专利技术的扇出型天线封装结构及其制备方法，具有以下有益效果：1.本专利技术通过在塑封材料层的第一表面形成天线结构，天线结构位于半导体芯片的上方，可以大大节省空间面积，使得封装结构的体积更小；2.本专利技术中的天线结构中的金属天线采用堆叠结构及螺旋结构，可在较小的区域面积内形成较大面积长度的天线，大大提高了天线的增益，既保证了射频芯片的稳定性，同时也提高了通信距离。3.本专利技术中的天线结构中的金属天线的线宽可以做到很小，可以大大增加天线结构中的金属天线的密度；4.本专利技术的封装结构具有更好的整合性；5.本专利技术通过在射频芯片的封装结构中形成天线，使得其在后续应用时无需进行天线layout，解决了现有射频芯片在使用时为了保证天线增益，导致PCB板面积增大的问题，既保证了射频芯片的天线增益足够大，同时也保证了PCB板的面积足够小。附图说明图1显示为本专利技术实施例一中提供的扇出型天线封装结构的制备方法的流程图。图2～图14显示为本专利技术实施例一中提供的扇出型天线封装结构的制备方法各步骤的结构示意图，其中，图12是图10及图11的俯视结构示意图，图13及图14为本专利技术的扇出型天线结构的结构示意图。元件标号说明10载体11剥离层12半本文档来自技高网...

【技术保护点】
一种扇出型天线封装结构，其特征在于，所述扇出型天线封装结构包括：半导体芯片；塑封材料层，包括相对的第一表面及第二表面，所述塑封材料层塑封于所述半导体芯片的外围，且暴露出所述半导体芯片的正面；金属连接柱，位于所述塑封材料层内，且上下贯通所述塑封材料层；天线结构，位于所述塑封材料层的第一表面上，且与所述金属连接柱电连接；重新布线层，位于所述塑封材料层的第二表面上，且与所述半导体芯片及所述金属连接柱电连接；焊料凸块，位于所述重新布线层远离所述塑封材料层的表面上，且与所述重新布线层电连接。

【技术特征摘要】
1.一种扇出型天线封装结构，其特征在于，所述扇出型天线封装结构包括：半导体芯片；塑封材料层，包括相对的第一表面及第二表面，所述塑封材料层塑封于所述半导体芯片的外围，且暴露出所述半导体芯片的正面；金属连接柱，位于所述塑封材料层内，且上下贯通所述塑封材料层；天线结构，位于所述塑封材料层的第一表面上，且与所述金属连接柱电连接；重新布线层，位于所述塑封材料层的第二表面上，且与所述半导体芯片及所述金属连接柱电连接；焊料凸块，位于所述重新布线层远离所述塑封材料层的表面上，且与所述重新布线层电连接。2.根据权利要求1所述的扇出型天线封装结构，其特征在于，所述半导体芯片包括：裸芯片；接触焊垫，位于所述裸芯片上，并与所述裸芯片电连接；其中，所述接触焊垫所在的表面为所述半导体芯片的正面。3.根据权利要求1所述的扇出型天线封装结构，其特征在于，所述天线结构包括交替叠置的介质层及金属天线，且所述天线结构的顶层为金属天线，相邻所述金属天线之间及所述金属天线与所述金属连接柱之间均经由金属插塞电连接。4.根据权利要求1所述的扇出型天线封装结构，其特征在于，所述天线结构包括一层金属天线。5.根据权利要求3或4所述的扇出型天线封装结构，其特征在于，所述金属天线的形状呈矩形螺旋状。6.根据权利要求5所述的扇出型天线封装结构，其特征在于，所述金属天线的数量为多个，多个所述金属天线沿所述介质层表面延伸的方向呈阵列排布。7.根据权利要求1所述的扇出型天线封装结构，其特征在于，所述重新布线层包括：绝缘层，位于所述塑封材料层的第二表面上；至少一层金属线层，位于所述绝缘层内，且与所述半导体芯片及所述金属连接柱电连接；凸块下金属层，位于所述绝缘层内及所述绝缘层远离所述塑封材料层的表面，且与所述金属线层及所述焊料凸块电连接。8.一种扇出型天线封装结构的制备方法，其特征在于，所述扇出型天线封装结构的制备方法包括如下步骤：1)提供一载体，并于所述载体的上表面形成剥离层；2)提供半导体芯片，将所述半导体芯片正朝下装设于所述剥离层的表面；3)于所述剥离层的表面形成金属连接柱；...

【专利技术属性】
技术研发人员：陈彦亨，林正忠，吴政达，林章申，何志宏，
申请(专利权)人：中芯长电半导体江阴有限公司，
类型：发明
国别省市：江苏,32