一种在晶振下自动添加铜箔的方法技术

本发明专利技术提供一种在晶振下自动添加铜箔的方法，获取预设PCB板的叠层的层数以及每一层的层面信息；在预设PCB板内获取晶振元件的位置信息；在晶振元件所覆盖的叠层上，添加GND属性的铜箔。通过自动在晶振下添加GND属性的铜箔的程序，能自动在晶振下添加GND属性的铜箔；解决了以往人工查找晶振，并手动在所有信号走线层面添加GND属性的铜箔，以降低EMI，提高设计效率，减少工程师手动操作的工作量。

A method of automatic adding copper foil under crystal vibration

【技术实现步骤摘要】
一种在晶振下自动添加铜箔的方法
本专利技术涉及服务器板卡领域，尤其涉及一种在晶振下自动添加铜箔的方法。
技术介绍
服务器板卡在PCB设计中，晶振需要向网卡、主板等板卡的各部分提供基准频率，是时钟电路中的重要部件。晶振产生的时钟源通常是系统中EMI辐射源。为降低EMI，除了在晶振零件所在层面用GND属性的走线包地，还需要在其他层面的走线包裹GND属性的铜箔。在PCB设计中通常需要人工查找晶振，并手动在所有信号走线层面添加GND属性的铜箔，导致工程师工作量较大，设计效率较低。
技术实现思路
为了克服上述现有技术中的不足，本专利技术提供一种在晶振下自动添加铜箔的方法，方法包括：获取预设PCB板的叠层的层数以及每一层的层面信息；在预设PCB板内获取晶振元件的位置信息；在晶振元件所覆盖的叠层上，添加GND属性的铜箔。优选地，方法包括：获取晶振本体的长度信息和宽度信息；在晶振元件所覆盖的叠层上所添加GND属性的铜箔的长度为晶振本体长度的15mil至25mil；在晶振元件所覆盖的叠层上所添加GND属性的铜箔的宽度为晶振本体宽度的15mil至25mil。优选地，方法包括：预设PCB板叠层的层面信息包括：顶层面，电源层面，绝缘层面，地层面，导电层，底层面。优选地，方法包括：在预设的PCB板建立检测坐标；在检测坐标系内对每个晶振设置位号，对每一层设置编码；基于检测坐标获取每个晶振元件的坐标位置信息。优选地，方法包括：在预设PCB板内获取每个晶振本体引脚的坐标位置信息以及与晶振本体引脚连接的走线坐标位置信息；当与晶振本体引脚连接的走线为多条走线时，获取走线与走线之间的夹角角度；判断走线与走线之间的夹角角度是否≤90°；当走线与走线之间的夹角角度≤90°时，获取所述夹角的位置，并将≤90°的夹角生成≤90°的夹角数量及位置清单。优选地，方法包括：获取夹角角度调整控制指令，夹角角度调整控制指令包括：需要调整的晶振本体引脚的坐标位置信息，与所述晶振本体引脚连接的走线与走线之间的夹角坐标位置信息及调整的角度信息；根据获取的夹角角度调整控制指令，调整与所述晶振本体引脚连接的走线与走线之间的夹角角度。优选地，方法包括：在预设PCB板内获取与晶振本体引脚连接的过孔的坐标位置信息；当与过孔连接的走线为多条走线时，获取走线与走线之间的夹角角度；将每个过孔的坐标位置信息，与过孔连接的走线坐标位置信息，走线与走线之间的夹角角度信息生成过孔信息清单；判断走线与走线之间的夹角角度是否≤90°；当走线与走线之间的夹角角度≤90°时，获取所述夹角的位置，并将≤90°的夹角生成≤90°的夹角数量及位置清单。从以上技术方案可以看出，本专利技术具有以下优点：获取预设PCB板的叠层的层数以及每一层的层面信息；在预设PCB板内获取晶振元件的位置信息；在晶振元件所覆盖的叠层上，添加GND属性的铜箔。通过自动在晶振下添加GND属性的铜箔的程序，能自动在晶振下添加GND属性的铜箔；解决了以往人工查找晶振，并手动在所有信号走线层面添加GND属性的铜箔，以降低EMI，提高设计效率，减少工程师手动操作的工作量。附图说明为了更清楚地说明本专利技术的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为在晶振下自动添加铜箔的方法流程图；图2为PCB板内晶振元件的示意图；图3为添加GND属性铜箔层的PCB板的示意图。具体实施方式为使得本专利技术的专利技术目的、特征、优点能够更加的明显和易懂，下面将运用具体的实施例及附图，对本专利技术保护的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本专利技术一部分实施例，而非全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。本实施例提供一种在晶振下自动添加铜箔的方法，如图1所示，方法包括：S11，获取预设PCB板的叠层的层数以及每一层的层面信息；PCB板一般具有多个层面，每个层面相互叠置组合成PCB板的基板。预设PCB板叠层的层面信息包括：顶层面，电源层面，绝缘层面，地层面，导电层，底层面等等。这里先获取PCB板的叠层的层数，再获取每一层的层面信息，也就是获取那一层是电源层面，那一层是绝缘层面，地层面，导电层等等。S12，在预设PCB板内获取晶振元件的位置信息；在预设PCB板内获取晶振元件的位置信息，如果有多个晶振元件则获取多个晶振元件的位置信息，并进行排列，形成清单。S13，在晶振元件所覆盖的叠层上，添加GND属性的铜箔。由于晶振元件设置在预设PCB板上，覆盖了一定大小的PCB板。服务器板卡在PCB设计中，晶振需要向网卡、主板等板卡的各部分提供基准频率，是时钟电路中的重要部件。晶振产生的时钟源通常是系统中EMI辐射源。为降低EMI，除了在晶振零件所在层面用GND属性的走线包地，还需要在其他层面的走线包裹GND属性的铜箔。这样获取了晶振元件的位置信息，获取到晶振元件所覆盖的面积信息，在晶振元件所覆盖的面积下自动添加GND属性的铜箔。如果预设PCB板内有多个晶振元件，可以按照排列的清单依次对晶振元件所覆盖的叠层上，添加GND属性的铜箔。避免人工逐个检查晶振元件，这样可以自动在晶振元件所覆盖的叠层上，添加GND属性的铜箔，提高设计效率。具体添加方式可以由研发人员编辑添加预设程序来完成。本实施例中，为了能够尽量降低EMI辐射，获取晶振本体的长度信息和宽度信息；在晶振元件所覆盖的叠层上所添加GND属性的铜箔的长度为晶振本体长度的15mil至25mil；在晶振元件所覆盖的叠层上所添加GND属性的铜箔的宽度为晶振本体宽度的15mil至25mil。可以理解的是，晶振本体为一个矩形，或方形，如果晶振本体形状不规则，则可以做一下近似的矩形结构。还可以研发人员先预设PCB板中晶振本体的长宽。这样为了能够尽量降低EMI辐射，避免各个层面之间相互影响。在晶振元件所覆盖的叠层上所添加GND属性的铜箔的长度为晶振本体长度的15mil至25mil；优选地在晶振元件所覆盖的叠层上所添加GND属性的铜箔的长度为晶振本体长度的20mil。在晶振元件所覆盖的叠层上所添加GND属性的铜箔的宽度为晶振本体宽度的15mil至25mil。优选地在晶振元件所覆盖的叠层上所添加GND属性的铜箔的宽度为晶振本体宽度的20mil。本实施例中，在预设的PCB板建立检测坐标；在检测坐标系内对每个晶振设置位号，对每一层设置编码；基于检测坐标获取每个晶振元件的坐标位置信息。预设的PCB板即为一个检测坐标体系，在检测区域内的每个点，每条线，每个元件都有具体的坐标。在检测区域内对每条走线进行编码；当然也对每个孔，每个晶振元件，每个晶振元件的引脚进行编号。这样使得用户能够快速找到相应的晶振元件，孔，走线，可以对元件，孔，走线的位置进行判断。本实施例中，通过自动在晶振下添加GND属性的铜箔的程序，自动在晶振下添加GND属性的铜箔；解决了以往人工查找晶振，并手动在所有信号走线层面添加GND属性的铜箔，以降低EMI，提高设计效率，减少工程师手动操作的工作量。系统自动识别PCB板内所有的晶振，即封装Re本文档来自技高网...

【技术保护点】
一种在晶振下自动添加铜箔的方法，其特征在于，方法包括：获取预设PCB板的叠层的层数以及每一层的层面信息；在预设PCB板内获取晶振元件的位置信息；在晶振元件所覆盖的叠层上，添加GND属性的铜箔。

【技术特征摘要】
1.一种在晶振下自动添加铜箔的方法，其特征在于，方法包括：获取预设PCB板的叠层的层数以及每一层的层面信息；在预设PCB板内获取晶振元件的位置信息；在晶振元件所覆盖的叠层上，添加GND属性的铜箔。2.根据权利要求1所述的在晶振下自动添加铜箔的方法，其特征在于，方法包括：获取晶振本体的长度信息和宽度信息；在晶振元件所覆盖的叠层上所添加GND属性的铜箔的长度为晶振本体长度的15mil至25mil；在晶振元件所覆盖的叠层上所添加GND属性的铜箔的宽度为晶振本体宽度的15mil至25mil。3.根据权利要求1所述的在晶振下自动添加铜箔的方法，其特征在于，方法包括：预设PCB板叠层的层面信息包括：顶层面，电源层面，绝缘层面，地层面，导电层，底层面。4.根据权利要求1或2所述的在晶振下自动添加铜箔的方法，其特征在于，方法包括：在预设的PCB板建立检测坐标；在检测坐标系内对每个晶振设置位号，对每一层设置编码；基于检测坐标获取每个晶振元件的坐标位置信息。5.根据权利要求1所述的在晶振下自动添加铜箔的方法，其特征在于，方法包括：在预设PCB板内获取每个晶振本体引脚的坐标位置信息以及与晶振本体引脚连接的走线坐标...

【专利技术属性】
技术研发人员：毛晓彤，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41