复位阈值电平可变的上电复位电路制造技术

本发明专利技术公开了一种低功耗高精度的复位阈值电平可变的上电复位电路，包括第一电阻、第二电阻、第三电阻、第四电阻、第一PMOS管、第二PMOS管、第一三极管、第二三极管、第三三极管和第一复位输出端，其中第一电阻、第二电阻、第一PMOS管、第二PMOS管、第一三极管、第二三极管和第三三极管构成类带隙基准结构，通过加入第三电阻后，可调节第一电阻与第三电阻的比值，实现复位阈值电平的改变，另外，可通过调节第一电阻、第二电阻和第三电阻、第一三极管、第二三极管、第三三极管之间的比值关系实现温度补偿，以保证复位阈值电平的高精度。本发明专利技术电路结构简单、占用面积小、功耗低，复位阈值电平可变且精度高，可满足SOC要求。

Power reset circuit with variable reset threshold level

The invention discloses a low power and high precision reset threshold level variable power on reset circuit, which comprises a first resistor, a second resistor, a third resistor, a fourth resistor, a first PMOS tube, second PMOS tube, the first transistor, second transistor, the third transistor and the first reset output end, wherein the first resistance, second, the first resistance PMOS tube, second PMOS tube, the first transistor, second transistor and the third transistor constitute a kind of bandgap structure, by adding the third adjustable resistor, the ratio of the first resistor and the third resistor, reset the threshold level of change, in addition, temperature compensation can be realized by adjusting the ratio between the first resistor the second resistor and the third resistor, a first transistor, the second transistor, the third transistor between, in order to ensure the high precision reset threshold level. The invention has the advantages of simple circuit structure, small occupied area, low power consumption, variable reset threshold level and high precision, and can meet the requirements of SOC.

【技术实现步骤摘要】
复位阈值电平可变的上电复位电路
本专利技术涉及集成电路
，特别涉及一种低功耗高精度的复位阈值电平可变的上电复位电路。
技术介绍
随着集成电路技术的发展，片上系统(System-On-Chip，简称SOC)已经获得了广泛的应用，如今，低功耗、面积小已经成为SOC的发展需求。作为SOC的重要组成部分，上电复位电路在电源电压上升到某一复位阈值电平后为整个系统提供内部复位信号，以保证整个系统正常工作。如图1a所示，传统的上电复位电路常利用电阻R和电容C组成的RC(阻容)电路构成复位电路，其中非门电路A1、A2用于整形以提高电路抗干扰能力，在上电过程中，随着电源VDD的电压值上升，输出端Vo将输出一个由低到高的复位信号，该电路的优点是结构简单且静态功耗低，缺点则是复位阈值电平随PVT变化，并且在慢上电中可能因为复位电平过低而无法正确产生复位信号。如图1b所示，分压电阻对电源VDD的电压分压后作为比较器的一端输入，带隙基准电压电路则提供参考电平作为比较器另一端的输入，在上电过程中，随着电源VDD电压值的上升，比较器根据两输入端电压大小的比较在输出端Vo产生复位信号，带隙基准电压电路所提供的参考电平精度高，故该复位电路的优点在于其复位阈值电平基本不随PVT变化，缺点则在于功耗和面积都比较大，无法满足SOC的发展需求。
技术实现思路
针对上述现有技术所存在的缺陷，本专利技术的目的是提供一种低功耗高精度的复位阈值电平可变的上电复位电路，以满足SOC发展的需求。本专利技术通过下述技术方案来解决上述技术问题：本专利技术提供一种复位阈值电平可变的上电复位电路，其特点是，包括第一电阻、第二电阻、第三电阻、第四电阻、第一PMOS管、第二PMOS管、第一三极管、第二三极管、第三三极管和第一复位输出端；所述第一电阻的一端分别与所述第一PMOS管的源极、所述第二PMOS管的源极、电源正极连接，所述第一电阻的另一端分别与所述第二电阻的一端、所述第三电阻的一端、所述第二三极管的基极连接，所述第二电阻的另一端分别与所述第一三极管的基极、所述第三三极管的集电极、所述第三三极管的基极连接，所述第三电阻的另一端与电源负极连接，所述第一PMOS管的栅极分别与所述第一PMOS管的漏极、所述第二PMOS管的栅极、所述第一三极管的集电极连接，所述第二PMOS管的漏极分别与所述第二三极管的集电极、所述第一复位输出端连接，所述第四电阻的一端分别与所述第一三极管的发射极、所述第二三极管的发射极连接，所述第四电阻的另一端与电源负极连接。本方案中，首先通过所述第一电阻、所述第二电阻、所述第一三极管、所述第二三极管、所述第三三极管构成类带隙基准结构，所述第一三极管和所述第二三极管除了用于类带隙基准结构外，实际上，还和所述第一PMOS管、所述第二PMOS管构成的电流镜以及所述第四电阻一起构成比较器用于输出复位信号，其中，所述第四电阻用于作为尾电流电阻进行限流，以降低电路功耗；通过加入所述第三电阻后，可调节所述第一电阻与所述第三电阻的比值，实现复位阈值电平的改变；此外，所述第三三极管的基极-发射极之间电压差为负温度系数，而所述第一三极管和所述第二三极管以及所述第二电阻则可产生正温度系数的PTAT电流，这时可通过调节所述第一电阻、所述第二电阻和所述第三电阻之间的关系来进行正负温度系数之间的补偿，从而实现复位阈值电平基本不随PVT变化。因此，本方案不仅具有基于带隙基准的上电复位电路的功耗低、复位阈值不随PVT变化且复位阈值电平精度高的特点，还具有集成电路面积小、复位阈值电平可变的特点，从而为SOC提供合适的上电复位电路。较佳地，所述第一三极管的发射极面积为所述第二三极管的发射极面积的N倍，其中N为整数且N≥2，由于所述第一三极管的发射极面积比所述第二三极管的发射极面积大，有利于在上电初始阶段所述第一三极管比所述第二三极管优先导通。较佳地，所述复位阈值电平可变的上电复位电路还包括施密特触发器、反相器和第二复位输出端，所述施密特触发器的输入端与所述第一复位输出端连接，所述施密特触发器的输出端与所述反相器的输入端连接，所述反相器的输出端与所述第二复位输出端连接。本方案中，所述施密特触发器用于抑制上电复位电路的输出端电源抖动，从而提高整个上电复位电路的抗干扰能力；所述反相器用于将原先输出的复位信号进行反相，实现从低电平到高电平的转换，并且为整个电路提供驱动能力，以驱动后级的负载。较佳地，所述施密特触发器包括第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管和第三NMOS管；所述第三PMOS管的栅极分别与所述第一NMOS管的栅极连接后作为所述施密特触发器的输入端，所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极均与电源正极连接，所述第三PMOS管的漏极分别与所述第一NMOS管的漏极、所述第四PMOS管的栅极、所述第二NMOS管的栅极、所述第五PMOS管的漏极、所述第三NMOS管的漏极连接，所述第四PMOS管的漏极分别与所述第二NMOS管的漏极、所述第五PMOS管的栅极、所述第三NMOS管的栅极连接后作为所述施密特触发器的输出端。较佳地，所述反相器包括第六PMOS管和第四NMOS管；所述第六PMOS管的栅极分别与所述第四NMOS管的栅极连接后作为所述反相器的输入端，所述第六PMOS管的源极与电源正极连接，所述第六PMOS管的漏极与所述第四NMOS管的漏极连接后作为所述反相器的输出端，所述第四NMOS管的源极与电源负极连接。本专利技术的有益效果在于：本专利技术采用类带隙基准的结构，复位阈值电平可变，满足不同复位阈值要求，而且复位阈值电平基本不随PVT变化，保证了复位阈值精度，其结构简单，功耗低和面积小，很好地满足了SOC的发展需求。附图说明图1a为现有技术中传统RC电路构成的上电复位电路的结构示意图。图1b为现有技术中利用电阻分压、带隙基准和比较器构成的上电复位电路的结构示意图。图2为本专利技术较佳实施例的复位阈值电平可变的上电复位电路的结构示意图。具体实施方式下面通过实施例的方式进一步说明本专利技术，但并不因此将本专利技术限制在所述的实施例范围之中。本实施例涉及的一种复位阈值电平可变的上电复位电路，如图2所示，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一PMOS管M1、第二PMOS管M2、第一三极管Q1、第二三极管Q2、第三三极管Q3和第一复位输出端VOUTC；第一电阻R1的一端分别与第一PMOS管M1的源极、第二PMOS管M2的源极、电源正极VDD连接，第一电阻R1的另一端分别与第二电阻R2的一端、第三电阻R3的一端、第二三极管Q2的基极连接，第二电阻R2的另一端分别与第一三极管Q1的基极、第三三极管Q3的集电极、第三三极管Q3的基极连接，第三电阻R3的另一端与电源负极VSS连接，第一PMOS管M1的栅极分别与第一PMOS管M1的漏极、第二PMOS管M2的栅极、第一三极管Q1的集电极连接，第二PMOS管M2的漏极分别与第二三极管Q2的集电极、第一复位输出端VOUTC连接，第四电阻R4的一端分别与第一三极管Q1的发射极、第二三极管Q2的发射极连接，第四电阻R4的另一端与电源负极VSS连接。本实施例的具体工作过程如下：在上电初始阶段本文档来自技高网...

【技术保护点】
一种复位阈值电平可变的上电复位电路，其特征在于，包括第一电阻、第二电阻、第三电阻、第四电阻、第一PMOS管、第二PMOS管、第一三极管、第二三极管、第三三极管和第一复位输出端；所述第一电阻的一端分别与所述第一PMOS管的源极、所述第二PMOS管的源极、电源正极连接，所述第一电阻的另一端分别与所述第二电阻的一端、所述第三电阻的一端、所述第二三极管的基极连接，所述第二电阻的另一端分别与所述第一三极管的基极、所述第三三极管的集电极、所述第三三极管的基极连接，所述第三电阻的另一端与电源负极连接，所述第一PMOS管的栅极分别与所述第一PMOS管的漏极、所述第二PMOS管的栅极、所述第一三极管的集电极连接，所述第二PMOS管的漏极分别与所述第二三极管的集电极、所述第一复位输出端连接，所述第四电阻的一端分别与所述第一三极管的发射极、所述第二三极管的发射极连接，所述第四电阻的另一端与电源负极连接。

【技术特征摘要】
1.一种复位阈值电平可变的上电复位电路，其特征在于，包括第一电阻、第二电阻、第三电阻、第四电阻、第一PMOS管、第二PMOS管、第一三极管、第二三极管、第三三极管和第一复位输出端；所述第一电阻的一端分别与所述第一PMOS管的源极、所述第二PMOS管的源极、电源正极连接，所述第一电阻的另一端分别与所述第二电阻的一端、所述第三电阻的一端、所述第二三极管的基极连接，所述第二电阻的另一端分别与所述第一三极管的基极、所述第三三极管的集电极、所述第三三极管的基极连接，所述第三电阻的另一端与电源负极连接，所述第一PMOS管的栅极分别与所述第一PMOS管的漏极、所述第二PMOS管的栅极、所述第一三极管的集电极连接，所述第二PMOS管的漏极分别与所述第二三极管的集电极、所述第一复位输出端连接，所述第四电阻的一端分别与所述第一三极管的发射极、所述第二三极管的发射极连接，所述第四电阻的另一端与电源负极连接。2.如权利要求1所述的复位阈值电平可变的上电复位电路，其特征在于，所述第一三极管的发射极面积为所述第二三极管的发射极面积的N倍，所述N为整数，且N≥2。3.如权利要求2所述的复位阈值电平可变的上电复位电路，其特征在于，所述复位阈值电平可变的上电复位电路还包括施密特触发器、反相器和第二复位输出端，所述施密特触发器的输入端与所述第一复位输出...

【专利技术属性】
技术研发人员：张煜彬，李鹏，陈宁，袁文师，罗赛，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：上海,31