一种测试模式复用器以及存储芯片制造技术

本发明专利技术提供了一种测试模式复用器，用于存储芯片，包括测试模式开关和正常工作开关，通过测试模式开关和正常工作开关之间的路径切换，控制测试模式开关打开时，输入测试信号至内部电路进行测试，测试完成后，控制正常工作开关打开时，输入正常工作信号至内部电路进行运行，保证了在正常工作时，对内部电路的保护，避免输入的信号对内部电路造成损坏，同时，正常运行的路径并不受测试路径的影响。本发明专利技术还提供了一种存储芯片，具有上述技术效果。

A test pattern multiplexer and memory chip

【技术实现步骤摘要】
一种测试模式复用器以及存储芯片
本专利技术涉及半导体
，涉及一种测试模式复用器，还涉及一种存储芯片。
技术介绍
多路复用器能从多个模拟或数字输入信号中选择某个信号并将其转发，将不同的被选信号输出到同一个输出线路中。采用多路复用器，可使多路数据信息共享一路信道。在现有的DDR存储器，尤其是DDR3/DDR4中，对输入的信号如电压或者时间信号并没有测试机制，导致在对DDR3/DDR4输入信号时，存储芯片的内部电路损坏。因此，如何对DDR存储器进行测试是本领域技术人员急需要解决的技术问题。
技术实现思路
本专利技术提供一种测试模式复用器，以及一种存储芯片，以克服或缓解
技术介绍
中存在的一个或者更多个问题，至少提供一种有益的选择。作为本专利技术的一个方面，提供一种测试模式复用器，用于存储芯片，包括：测试模式开关，所述测试模式开关具有测试信号输入端、测试信号控制端和测试信号输出端，所述测试信号输入端用于接收测试信号，所述测试信号输出端连接存储芯片的内部电路，所述测试信号控制端用于接收控制所述测试模式开关通断的第一控制信号；及正常工作开关，所述正常工作开关具有正常工作输入端、正常工作控制端和正常工作输出端，所述正常工作输入端用于接收正常运行信号，所述正常工作输出端连接所述存储芯片的所述内部电路，所述正常工作控制端用于接收控制所述正常工作开关通断的第二控制信号。优选的，在上述测试模式复用器中，所述测试模式开关包括第一PMOS管和第一NMOS管，所述第一PMOS管的其中一栅极或所述第一NMOS管的栅极用于接收控制所述测试模式开关通断的所述第一控制信号，所述第一PMOS管和所述第一NMOS管的其中一源极用于接收测试信号，所述第一PMOS管和所述第一NMOS管的其中一与所述内部电路连接。优选的，在上述测试模式复用器中，所述正常运行开关包括第二PMOS管和第二NMOS管，所述第二PMOS管的栅极和所述第二NMOS管的其中一栅极用于接收控制所述正常工作开关通断的第二控制信号，所述第二PMOS管和所述第一NMOS管的其中一用于接收所述正常运行信号，所述第二PMOS管和所述第二NMOS管的其中一漏极与所述内部电路连接。优选的，在上述测试模式复用器中，还包括：控制器，所述控制器的第一输出端连接至所述测试模式开关中的所述测试信号控制端，所述控制器的第二输出端连接至所述正常工作控制端，所述控制器的第一输入端用于接收切换命令，所述控制器用于根据所述切换命令发送所述第一控制信号至所述测试信号控制端以及发送所述第二控制信号至所述正常工作控制端，所述第一控制信号和所述第二控制信号的两者信号为相反。优选的，在上述测试模式复用器中，所述控制器的第二输入端连接至所述内部电路，所述控制器的第二输入端用于接收所述内部电路反馈的测试结束命令和正常运行结束命令的其中之一，根据所述测试结束命令发送所述第二控制信号至所述正常工作控制端，或接收所述内部电路反馈的正常运行结束命令，根据所述正常运行结束命令发送所述第一控制信号至所述测试信号控制端。优选的，在上述测试模式复用器中，所述内部电路中包括MOS管，所述MOS管的栅极连接至所述测试模式开关的所述测试信号输出端和所述正常工作开关的所述正常工作输出端。优选的，在上述测试模式复用器中，所述内部电路中包括电源，连接至所述测试模式开关的所述测试信号输出端和所述正常工作开关的所述正常工作输出端连接。另一方面，本专利技术还提供了一种存储芯片，包括如上述任一项所述的测试复用器。本专利技术采用上述技术方案，具有如下优点：通过测试模式开关和正常工作开关之间的路径切换，控制测试模式开关打开时，输入测试信号至内部电路进行测试，测试完成后，控制正常工作开关打开时，输入正常工作信号至内部电路进行运行，保证了在正常工作时，对内部电路的保护，避免输入的信号对内部电路造成损坏，同时，正常运行的路径并不受测试路径的影响。上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本专利技术进一步的方面、实施方式和特征将会是容易明白的。附图说明在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本专利技术公开的一些实施方式，而不应将其视为是对本专利技术范围的限制。图1为本专利技术实施例提供的测试模式复用器的电路结构示意图。图2为本专利技术实施例提供的包括有控制器的测试模式复用器的电路结构示意图。图3为本专利技术实施例提供的另一种测试模式复用器的电路结构示意图。图4为本专利技术实施例提供的另一种包括有控制器的测试模式复用器的电路结构示意图。附图标记：100内部电路；101MOS管；102电源；200测试模式开关；201测试信号控制端；202测试信号输入端；203测试信号输出端；300正常模式开关；301正常工作控制端；302正常工作输入端；303正常工作输出端；210第一PMOS管；220第一NMOS管；211第一PMOS管的栅极；212第一NMOS管的栅极；310第二PMOS管；320第二NMOS管；311第二PMOS管的栅极；312第二NMOS管的栅极；400控制器；401控制器的第一输出端；402控制器的第二输出端；403控制器的第一输入端；404控制器的第二输入端。具体实施方式在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本专利技术的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本专利技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。在本专利技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特本文档来自技高网...

【技术保护点】
一种测试模式复用器，用于存储芯片，其特征在于，包括：测试模式开关，具有测试信号输入端、测试信号控制端和测试信号输出端，所述测试信号输入端用于接收测试信号，所述测试信号输出端连接存储芯片的内部电路，所述测试信号控制端用于接收控制所述测试模式开关通断的第一控制信号；及正常工作开关，具有正常工作输入端、正常工作控制端和正常工作输出端，所述正常工作输入端用于接收正常运行信号，所述正常工作输出端连接所述存储芯片的所述内部电路，所述正常工作控制端用于接收控制所述正常工作开关通断的第二控制信号。

【技术特征摘要】
1.一种测试模式复用器，用于存储芯片，其特征在于，包括：测试模式开关，具有测试信号输入端、测试信号控制端和测试信号输出端，所述测试信号输入端用于接收测试信号，所述测试信号输出端连接存储芯片的内部电路，所述测试信号控制端用于接收控制所述测试模式开关通断的第一控制信号；及正常工作开关，具有正常工作输入端、正常工作控制端和正常工作输出端，所述正常工作输入端用于接收正常运行信号，所述正常工作输出端连接所述存储芯片的所述内部电路，所述正常工作控制端用于接收控制所述正常工作开关通断的第二控制信号。2.如权利要求1所述的测试模式复用器，其特征在于，所述测试模式开关包括第一PMOS管和第一NMOS管，所述第一PMOS管和所述第一NMOS管的其中一栅极用于接收控制所述测试模式开关通断的所述第一控制信号，所述第一PMOS管和所述第一NMOS管的其中一源极用于接收测试信号，所述第一PMOS管和所述第一NMOS管的其中一漏极与所述内部电路连接。3.如权利要求2所述的测试模式复用器，其特征在于，所述正常运行开关包括第二PMOS管和第二NMOS管，所述第二PMOS管和所述第二NMOS管的其中一栅极用于接收控制所述正常工作开关通断的第二控制信号，所述第二PMOS管和所述第一NMOS管的其中一源极用于接收所述正常运行信号，所述第二PMOS管和所述第二NMOS管的其中一漏极与...

【专利技术属性】
技术研发人员：赖荣钦，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34