待测装置、测试器及用于测试待测装置的方法制造方法及图纸

本发明专利技术公开了一种待测装置、测试器及用于测试所述待测装置的方法。所述待测装置具有一连接接口、一控制器以及一功能区块。所述连接接口是用以接收以一第一时钟速率所传送的一测试型样并且输出一功能测试结果。所述控制器是用以通过使用一第二时钟速率来对所述测试型样进行取样并据以产生一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率。所述功能区块是用以对所述取样后测试型样执行一特定功能并据以产生所述功能测试结果。通过本发明专利技术，可达到用一低速测试器来对一待测装置进行一实速功能测试的目的，进而降低测试成本。

【技术实现步骤摘要】
待测装置、测试器及用于测试待测装置的方法本专利技术要求中华人民共和国申请号2013106318901(申请日2013年11月29日，标题为“待测装置、测试器及用于测试待测装置的方法”)的优先权，以上申请案的所有内容以引用方式纳入。
本专利技术所公开的实施例是关于对半导体产品的测试，尤指一种用于以一低速(lower-speed)测试器来应用实速(at-speed)功能测试的方法以及装置。
技术介绍
扫描炼(scanchain)是一种用在电路设计中用来进行扫描测试的技术，确切来说，扫描炼提供一简单的方式以设定及观察电路设计中的每一正反器(flip-flop)。一频率信号是于一转移阶段(shiftphase)与一撷取阶段(capturephase)的期间控制在扫描炼中所有的正反器，因此，一测试型样(testpattern)可被输入至由上述正反器所组成的扫描炼，且每一正反器的状况可被读出以判断此电路设计是否通过(pass)扫描测试。小型制程技术中增加的逻辑闸数量(gatecount)以及增加的时序缺陷(timingdefect)逼使测试质量的提升，以维持在测试后出货给客户的芯片的质量层级(qualitylevel)，因此，基于扫描炼的实速测试可用以维持采用先进(advanced)制程的更大、更复杂的芯片的测试质量。为实现基于扫描炼的实速测试，有需要一高速测试器(high-speedtester)来传送(feed)具有一高时钟速率的测试型样，以在一待测装置(deviceundertest,DUT)上用操作在所述高时钟速率的扫描炼来运行扫描测试。然而，使用高速测试器将无可避免地增加测试成本。
技术实现思路
本专利技术的实施例公开了一种用低速测试器(lower-speedtester)来应用一实速功能测试的装置以及方法。本专利技术的一第一实施例公开了一种待测装置，所述待测装置包括一连接接口、一控制器以及一功能区块(functionalblock)。所述连接接口是用以接收以一第一时钟速率传送来的一测试型样并且输出一功能测试结果。所述控制器是用以通过使用一第二时钟速率来对所述测试型样进行取样并据以产生一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率。所述功能区块是用以在所述取样后测试型样执行一特定功能并据以产生所述功能测试结果。在一实施例中，所述待测装置是一闪存控制器芯片。在一实施例中，所述功能区块是一错误检查及校正(errorcheckingandcorrection,ECC)电路，所述特定功能是一ECC译码操作，且所述ECC电路是设置来使用一共享电路(sharedcircuitry)来执行一ECC编码操作以及所述ECC译码操作。在一实施例中，所述待测装置还包括一频率产生器。所述频率产生器是用以产生一内部(internal)参考频率至所述控制器以及所述功能区块，其中所述内部参考频率具有所述第二时钟速率。本专利技术的一第二实施例公开了一种测试器，所述测试器包括一测试型样产生器以及一连接接口。所述测试型样产生器是用以产生至少一测试型样。所述连接接口是用以传送所述至少一测试型样至一待测装置以进行一实速功能测试(at-speedfunctionaltest)，以及自所述测试装置接收至少一功能测试结果，其中所述至少一测试型样是由所述连接接口以一第一时钟速率传送，所述第一时钟速率是低于所述待测装置进行所述实速功能测试所用的一第二时钟速率。在一实施例中，由所述连接接口所传来的每一测试型样包括被一前一(preceding)单一周期全为零的(one-cyclenon-allzero)位型样以及一后一(following)单周期全为零的位型样所包夹的一单一周期并非全为零(one-cyclenon-all-zero)的位型样。举例来说，所述至少一测试型样包括一第一测试型样以及一第二测试型样，包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样相同，且包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位型样是同位置的(co-located)位型样。还举例来说，所述至少一测试型样包括一第一测试型样以及一第二测试型样，且包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样不同。此外，包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位型样具有不同数量的1。根据本专利技术的一第三实施例公开一种用于测试一待测装置的方法，所述方法包括：产生至少一测试型样；以一第一时钟速率将所述至少一测试型样传送至所述待测装置；使用一第二时钟速率来对所述测试型样进行取样并据以产生至少一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率；对所述至少一取样后测试型样执行一特定功能并及据以产生至少一功能测试结果；以及输出所述至少一功能测试结果。在一实施例中，每一测试型样包括被一前一单周期全为零的位型样以及一下一单周期全为零的位型样所包夹的一单周期并非全为零的位型样。举例来说，产生所述至少一功能测试结果的步骤包括：产生一第一测试型样以及一第二测试型样，其中包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样相同，且包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位图是并非同位置的(co-located)位型样。还举例来说，产生所述至少一功能测试结果的步骤包括：产生一第一测试型样以及一第二测试型样，其中包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样不同。此外，包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位型样具有不同数量的1。在一实施例中，所述待测装置是一闪存控制器芯片。在一实施例中，执行所述特定功能的步骤包括：利用一错误检查及校正电路来执行所述特定功能。所述特定功能是一ECC译码操作，且所述ECC电路是用以使用共享电路(sharedcircuitry)来执行一ECC编码操作以及所述ECC译码操作。附图说明图1是根据本专利技术的一实施例的测试系统的示意图。图2是测试型样产生器所产生的一测试型样以及被控制器所取得的一取样后测试型样的一实施例的示意图。图3是图1所示的测试型样产生器所产生的不同测试型样的第一范例的示意图。图4是图1所示的测试型样产生器所产生的不同测试型样的第二范例的示意图。图5是图1所示的测试型样产生器所产生的不同测试型样的第三范例的示意图。图6是图1所示的错误检查及校正电路的一范例的示意图。图7是根据本专利技术的一实施例而用于对一待测装置进行测试的方法的流程图。其中，附图标记说明如下：100测试系统102测试器104闪存控制器芯片112、122连接接口114测试型样产生器116判断逻辑电路123频率产生器124控制器126ECC电路700～718步骤TP1、TP2测试型样f1第一时钟速率f2第一时钟速率CLK本文档来自技高网...

【技术保护点】
一种待测装置，其特征在于包括：一连接接口，用以接收以一第一时钟速率所传送的一测试型样并且输出一功能测试结果，其中该测试型样包含了故意带入的多个错误位，且该测试型样包括被一前一单一时钟周期全为零的位型样以及一下一单一时钟周期全为零的位型样所包夹的一单一时钟周期并非全为零的位型样；一控制器，用以通过使用一第二时钟速率来对所述测试型样进行取样并据以产生一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率，且该取样后测试型样为多个复制的该测试型样以增加所故意带入的该多个错误位；一错误检查及校正电路，用以对所述取样后测试型样执行一错误检查及校正译码操作以产生所述功能测试结果。

【技术特征摘要】
2012.11.30 US 61/731,482;2013.11.25 US 14/089,7301.一种待测装置，其特征在于包括：一连接接口，用以接收以一第一时钟速率所传送的一测试型样并且输出一功能测试结果，其中该测试型样包含了故意带入的多个错误位，且该测试型样包括被一前一单一时钟周期全为零的位型样以及一下一单一时钟周期全为零的位型样所包夹的一单一时钟周期并非全为零的位型样；一控制器，用以通过使用一第二时钟速率来对所述测试型样进行取样并据以产生一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率，且该取样后测试型样为多个复制的该测试型样以增加所故意带入的该多个错误位；一错误检查及校正电路，用以对所述取样后测试型样执行一错误检查及校正译码操作以产生所述功能测试结果。2.如权利要求1所述的待测装置，其特征在于，所述待测装置是一闪存控制器芯片。3.如权利要求1所述的待测装置，其特征在于，所述错误检查及校正电路是设置来使用一共享电路以执行一错误检查及校正编码操作以及所述错误检查及校正译码操作。4.如权利要求1所述的待测装置，其特征在于还包括：一频率产生器，用以产生一内部参考频率至所述控制器以及所述错误检查及校正电路，其中所述内部参考频率具有所述第二时钟速率。5.一种用于测试一待测装置的方法，其特征在于包括：产生至少一测试型样，其中该测试型样包含了故意带入的多个错误位，且该测试型样包括被一前一单一时钟周期全为零的位型样以及一下一单一时钟周期全为零的位型样所包夹的一单一时钟周期并非全为零的位型样；以一第一时钟速率将所述至少一测试型样传送至所述待测装置；使用一第二时钟速率来对所述测...

【专利技术属性】
技术研发人员：杨宗杰，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾,71