非易失性存储器制造技术

本发明专利技术涉及非易失性存储器。实施方式涉及一种非易失性存储器。提出能够在各种系统使用的非易失性RAM。实施方式的非易失性RAM具备：导电线(LSOT)，在第1方向上延伸；存储元件(MTJ1～MTJ8)，具有第1端子以及第2端子，第1端子连接到导电线(LSOT)；晶体管(T1～T8)，具有第3端子、第4端子以及第1电极，第3端子连接到第2端子；导电线(WL1～WLi)，在第1方向上延伸，连接到第1电极；以及导电线(LBL1～LBL8)，在第2方向上延伸，连接到第4端子。

Nonvolatile memory

The present invention relates to non-volatile memory. The implementation involves a nonvolatile memory. A nonvolatile RAM that can be used in a variety of systems. Nonvolatile RAM with implementation: wire (LSOT), extending in the first direction; storage elements (MTJ1 to MTJ8), with first terminals and second terminals, first terminals connected to the guide wire (LSOT); transistor (T1 ~ T8), with third terminals, fourth terminals and first electrodes. The third terminal is connected to the second terminal; wire (WL1 ~ WLi), extending in the first direction, connected to the first electrode; and a wire (LBL1 ~ LBL8), extending in the second direction, connected to the fourth terminal.

【技术实现步骤摘要】
非易失性存储器本申请以日本专利申请2016-155106(申请日：08/05/2016)为基础，基于该申请享受优先权。本申请通过参照该申请而包括该申请的全部内容。
实施方式涉及一种非易失性存储器。
技术介绍
当前，关于在各种系统中使用的高速缓冲存储器以及主存储器，SRAM(staticrandomaccessmemory，静态随机存取存储器)、DRAM(dynamicrandomaccessmemory，动态随机存取存储器)等易失性存储器是主流。但是，它们存在功耗大这样的问题。因此，正在研究将在各种系统中使用的易失性存储器、进而存储设备存储器置换成高速并且低功耗的非易失性RAM的尝试。
技术实现思路
实施方式提出能够在各种系统中使用的非易失性RAM。根据实施方式，一种非易失性存储器，具备：第1导电线，在第1方向上延伸，具有第1部分、第2部分、所述第1部分和所述第2部分之间的第3部分以及所述第2部分和所述第3部分之间的第4部分；第1存储元件，具有第1端子以及第2端子，所述第1端子连接到所述第3部分；第1晶体管，具有第3端子、第4端子以及控制所述第3端子和所述第4端子之间的第1电流路径的第1本文档来自技高网...

【技术保护点】
一种非易失性存储器，具备：第1导电线，在第1方向上延伸，具有第1部分、第2部分、所述第1部分和所述第2部分之间的第3部分以及所述第2部分和所述第3部分之间的第4部分；第1存储元件，具有第1端子以及第2端子，所述第1端子连接到所述第3部分；第1晶体管，具有第3端子、第4端子以及控制所述第3端子和所述第4端子之间的第1电流路径的第1电极，所述第3端子连接到所述第2端子；第2存储元件，具有第5端子以及第6端子，所述第5端子连接到所述第4部分；第2晶体管，具有第7端子、第8端子以及控制所述第7端子和所述第8端子之间的第2电流路径的第2电极，所述第7端子连接到所述第6端子；第2导电线，在所述第1方向上延...

【技术特征摘要】
2016.08.05 JP 2016-1551061.一种非易失性存储器，具备：第1导电线，在第1方向上延伸，具有第1部分、第2部分、所述第1部分和所述第2部分之间的第3部分以及所述第2部分和所述第3部分之间的第4部分；第1存储元件，具有第1端子以及第2端子，所述第1端子连接到所述第3部分；第1晶体管，具有第3端子、第4端子以及控制所述第3端子和所述第4端子之间的第1电流路径的第1电极，所述第3端子连接到所述第2端子；第2存储元件，具有第5端子以及第6端子，所述第5端子连接到所述第4部分；第2晶体管，具有第7端子、第8端子以及控制所述第7端子和所述第8端子之间的第2电流路径的第2电极，所述第7端子连接到所述第6端子；第2导电线，在所述第1方向上延伸，连接到所述第1电极和所述第2电极；第3导电线，在与所述第1方向交叉的第2方向上延伸，连接到所述第4端子；以及第4导电线，在所述第2方向上延伸，连接到所述第8端子。2.根据权利要求1所述的非易失性存储器，其特征在于，还具备：将产生所述第1电流路径和所述第2电流路径的第1电位施加到所述第2导电线的电路；将第2电位或者与该第2电位不同的第3电位施加到所述第3导电线和所述第4导电线的电路；以及使写入电流在所述第1部分和所述第2部分之间流过的电路。3.一种非易失性存储器，具备：第1导电线，在第1方向上延伸，具有第1部分、第2部分、所述第1部分和所述第2部分之间的第3部分以及所述第2部分和所述第3部分之间的第4部分；第1存储元件，具有第1端子以及第2端子，所述第1端子连接到所述第3部分；第1晶体管，具有第3端子、第4端子以及控制所述第3端子和所述第4端子之间的第1电流路径的第1电极，所述第3端子连接到所述第2端子；第2存储元件，具有第5端子以及第6端子，所述第5端子连接到所述第4部分；第2晶体管，具有第7端子、第8端子以及控制所述第7端子和所述第8端子之间的第2电流路径的第2电极，所述第7端子连接到所述第6端子；第2导电线，在与所述第1方向交叉的第2方向上延伸，连接到所述第1电极；第3导电线，在所述第2方向上延伸，连接到所述第2电极；以及第4导电线，在所述第1方向上延伸，连接到所述第4端子和所述第8端子。4.根据权利要求3所述的非易失性存储器，其特征在于，还具备：将产生所述第1电流路径的第1电位或者不产生所述第1电流路径的第2电位施加到所述第2导电线、并且将产生所述第2电流路径的所述第1电位或者不产生所述第2电流路径的所述第2电位施加到所述第3导电线的电路；将第3电位施加到所述第4导电线的电路；以及使写入电流在所述第1部分和所述第2部分之间流过的电路。5.根据权利要...

【专利技术属性】
技术研发人员：野口纮希，藤田忍，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本,JP