一种用于总线及存储单元数据块实时校验的装置与方法制造方法及图纸

本发明专利技术公开了一种用于总线及存储单元数据块实时校验的装置与方法。该装置由总线控制单元、寄存器配置单元、冗余校验码计算单元和比较输出单元组成，主要完成敏感数据读过程或是关键指令执行过程中的总线数据块校验的功能，防御安全芯片在读写和取指过程中的物理攻击。在数据写入存储器时，某数据块经过总线时，该发明专利技术会计算该数据块的冗余校验码，并自动写入指定位置。在读该数据块时，该发明专利技术会运算该数据块的校验码，并在数据块读结束后，与指定位置预存的校验码进行比较，比较不一致则报警，具有冗余数据校验安全、高效的特点。

【技术实现步骤摘要】
一种用于总线及存储单元数据块实时校验的装置与方法
本专利技术涉及安全芯片设计
，尤其是安全芯片设计的防御物理攻击技术。
技术介绍
该方案的设计初衷是在安全芯片设计中防御物理攻击（主要是指故障注入）。主要包括以下几种情况：数据在写入存储器的过程中被篡改，存储器冗余仅能解决数据被储存后的安全，但对写过程不能保护。数据在读过程，或是存储过程中被篡改；指令在取指过程中受到攻击，被跳转至其它非法程序。如图1所示，为现有的防御安全芯片存储器物理攻击示意图。目前主流的防御措施是存储器冗余。在数据被写入存储器时，计算该数据的冗余校验码，并写入存储器。在读出数据时，再次计算读出数据的冗余校验码，与数据冗余校验码进行比较，如果一致，则认为该数据可信，否则认为数据被攻击。此种防御措施仅可防御途中（E）、（F）两种存储器本身被攻击的情况。而对于（B）、（C）、（D）、（H）、（G）几个点的攻击时不能防御的。原因是（B）、（C）、（D）受到攻击时，系统写数据时用于计算正确冗余校验码的数据已经被破坏，因此系统写入了错误数据计算的冗余校验码，读出时校验冗余校验码一定是一致的。但是系统未知。同理，（H）、（G本文档来自技高网...

【技术保护点】
一种用于总线及存储单元数据块实时校验装置，其特征在于，该装置由总线控制单元、寄存器配置单元、冗余校验码计算单元和比较输出单元组成，其中，寄存器配置单元通过总线配置数据块的地址范围，配置冗余校验码存放的地址，并使该装置能；冗余校验码计算单元利用总线上出现的所述地址范围内的数据来计算冗余校验码；当所述地址范围内所有数据被读/写完毕时，总线控制单元占用总线，并读出所指定的冗余校验码存放地址的数据，或将冗余校验码写入所指定的冗余校验码存放地址；比较输出单元将冗余校验码计算单元的计算结果与总线控制单元读取到的冗余校验码相比较，并将比较结果作为报警信号输出，如果比较结果一致，报警信号为0；如果比较结果不一...

【技术特征摘要】
1.一种用于总线及存储单元数据块实时校验装置，其特征在于，该装置由总线控制单元、寄存器配置单元、冗余校验码计算单元和比较输出单元组成，其中，寄存器配置单元通过总线配置数据块的地址范围，配置冗余校验码存放的地址，并使该装置能；冗余校验码计算单元利用总线上出现的所述地址范围内的数据来计算冗余校验码；当所述地址范围内所有数据被读/写完毕时，总线控制单元占用总线，并读出所指定的冗余校验码存放地址的数据，或将冗余校验码写入所指定的冗余校验码存放地址；比较输出单元将冗余校验码计算单元的计算结果与总线控制单元读取到的冗余校验码相比较，并将比较结果作为报警信号输出，如果比较结果一致，报警信号为0；如果比较结果不一致，则报警信号为1。2.一种使用权利要求1所述的用于总线及存储单元数据块实时校验装置的方法，其特征在于，包括写过程和读/取指过程两个步骤，所述写过程的步骤为：步骤1：（1）中央处理器配置寄存器单元的装置使能为写使能；（2）中央处理器配置寄存器单元的敏感数据首尾地址；（3）中央处理器配置寄存器单元的冗余校验码存放地址；步骤2：中央处理器执行写敏感数据的操作；步骤3：冗余校验码计算单元判断写操作的地址是否属于定义的敏感数据地址范围（是否大于等于步骤1.(2)定义的首地址，并小于等于步骤1.(2)定义的尾地址）；如果不属于该范围，则继续执...

【专利技术属性】
技术研发人员：苏琳琳，黄金煌，陈冈，郭耀华，李坤，丁义民，岳超，
申请(专利权)人：北京同方微电子有限公司，
类型：发明
国别省市：北京,11