一种CRC计算设备及计算方法技术

本发明专利技术公开了一种CRC计算设备，将多个CRC计算模块组成CRC计算模块组，根据输入值比特位宽/字节宽将不同的CRC计算模块进行组合，可以将原本比特位宽/字节宽较大的输入值拆分成了比特位宽/字节宽较小的输入值，减少了查找表的分级，从而提高了CRC计算模块组在FPGA上稳定工作的最高时钟频率。同时，由于本发明专利技术实施例中CRC计算设备中包括多个CRC计算模块，模块之间可以进行多种组合，因此对于同一CRC计算设备，其输入值的比特位宽/字节宽也可以灵活的选择。本发明专利技术实施例还提供一种CRC计算方法，同样可以实现上述技术效果。

【技术实现步骤摘要】
一种CRC计算设备及计算方法
本专利技术涉及CRC校验
，更具体地说，涉及一种CRC计算设备及计算方法。
技术介绍
在数据传输过程中，无论传输系统的设计再怎么完美，差错总会存在，从而接受方接收到错误的数据。为尽量提高接受方收到数据的正确率，在接收方接收数据之前需要对数据进行差错检测，当且仅当检测的结果为正确时接收方才真正收下数据。检测的方式有多种，常见的有CRC(循环冗余校验)等。并行CRC校验是指一个或者多个计算周期完成多比特位、多字节的输入数据的校验计算。现有的CRC校验模块为一个固定比特宽的并行CRC校验模块，其输出结果由输入数据的比特位和CRC初始值各个比特位之间的异或运算决定。对于并行CRC校验的实现，通常采用查找表的硬件结构，通过查找表，多输入逻辑的异或运算会被综合成多级的查找表结构。例如在一个FPGA中内部设有自适应逻辑单元(ALUT/ALM)，其最多可以被综合正一个6输入单输出的查找表。对于1024bit位宽的输入值，会有561的最大异或运算数量，因此对于此次的输入值，会有4级的查找表才能完成CRC运算。对于比特位宽值越大的数据，所需要的查找表级数就越多。此外，目前的计算CRC的硬件设备，在设计完成后，只能对同一值的输入值进行计算，例如根据硬件设计需要，设计了1024bit的输入值位宽，那么这个硬件条件，只能处理1024bit的输入值，其他位宽的输入值都不能处理。因此，如何灵活的改变CRC计算设备的输入位宽，是本领域技术人员需要解决的问题。
技术实现思路
本专利技术的目的在于提供一种CRC计算设备及方法，以灵活的改变CRC计算设备的输入位宽。为实现上述目的，本专利技术实施例提供了如下技术方案：一种CRC计算设备，包括：输入开关，用于将初始输入值输入至CRC计算模块组；与所述输入开关连接的所述CRC计算模块组，所述CRC计算模块组中包括多个通过交换网络相连的CRC计算模块；所述CRC计算模块组用于利用根据组合规则确定的与所述组合规则对应的目标CRC计算模块计算初始输入值的计算结果；其中，所述组合规则为根据初始输入值确定的组合规则；与所述CRC计算模块组连接的输出开关，用于输出所述初始输入值的最终计算结果。其中，所述CRC计算模块设有用于计算CRC结果的查找表或组合逻辑电路。其中，所述CRC计算模块设有通断点，所述通断点用于根据所述组合规则断开或连接所述交换网络，以使所述目标CRC计算模块之间相连。其中，还包括：处理模块，用于根据所述组合规则控制所述目标CRC计算模块之间的交换网络连通或断开。一种CRC计算方法，包括：输入初始输入值；利用根据组合规则确定的与所述组合规则对应的目标CRC计算模块计算所述初始输入值的计算结果；其中所述组合规则为根据初始输入值确定的组合规则；输出所述计算结果。其中，所述利用根据组合规则确定的与所述组合规则对应的目标CRC计算模块计算所述初始输入值的计算结果，包括：利用根据组合规则确定的与所述组合规则对应的目标CRC计算模块中的用于计算CRC结果的查找表或组合逻辑电路计算初始输入值的计算结果。其中，所述利用根据组合规则确定的与所述组合规则对应的目标CRC计算模块计算所述初始输入值的计算结果，包括：利用根据组合规则与通断点的通断方式确定的与所述组合规则对应的目标CRC计算模块计算初始输入值的计算结果。其中，还包括：利用处理模块控制根据所述组合规则确定的所述目标CRC计算模块之间的交换网络连通或断开。通过以上方案可知，本专利技术实施例提供的一种CRC计算设备，包括输入开关，用于将初始输入值输入至CRC计算模块组；与所述输入开关连接的所述CRC计算模块组，所述CRC计算模块组中包括多个通过交换网络相连的CRC计算模块；所述CRC计算模块组用于利用根据组合规则确定的与所述组合规则对应的目标CRC计算模块计算初始输入值的计算结果；其中，所述组合规则为根据初始输入值确定的组合规则；与所述CRC计算模块组连接的输出开关，用于输出所述初始输入值的最终计算结果。由此可见，本专利技术实施例提供的一种CRC计算设备，将多个CRC计算模块组成CRC计算模块组，根据输入值比特位宽/字节宽将不同的CRC计算模块进行组合，可以将原本比特位宽/字节宽较大的输入值拆分成了比特位宽/字节宽较小的输入值，减少了查找表的分级，从而提高了CRC计算模块组在FPGA上稳定工作的最高时钟频率。同时，由于本专利技术实施例中CRC计算设备中包括多个CRC计算模块，模块之间可以进行多种组合，因此对于同一CRC计算设备，其输入值的比特位宽/字节宽也可以灵活的选择。本专利技术实施例还提供一种CRC计算方法，同样可以实现上述技术效果。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例公开的一种CRC计算设备结构示意图；图2为本专利技术实施例公开的一种具体的CRC计算设备结构示意图；图3为本专利技术实施例公开的一种CRC计算方法流程图。具体实施方式对于并行CRC的FPGA实现，因为其特殊的查找表(ALUT/ALM)的硬件结构，CRC校验计算的多输入逻辑异或运算会被总合成多级查找表结构，而输入位的并行度越高，则查找表的级数就越多，严重影响了CRC校验的效率。此外，目前现有的CRC校验的硬件都是固定并行度的，例如硬件设计了1024个bit的并行度，那么这个硬件只可以处理1024位的输入值，多于1024bit或少于104bit均不能在此硬件上实现。因此本专利技术实施例提供一种CRC计算设备和计算方法，以灵活的实现处理不同比特位宽的CRC输入值，并有效地降低查找表级数，提高校验效率。下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。参见图1，本专利技术实施例提供的一种CRC计算设备，具体包括：输入开关101，用于将初始输入值输入至CRC计算模块组；具体地，CRC计算设备中设有输入开关101，输入开关101用于输入初始的输入值，需要说明的是，输入开关可以一次输入一个或多个初始输入值，由CRC计算模块组进行计算，只要保证初始输入值或初始输入值之和不大于CRC计算模块组的最大并行度，也就是不大于CRC计算模块组内每个CRC计算模块的并行度之和。与所述输入开关连接的所述CRC计算模块组102，所述CRC计算模块组中包括多个通过交换网络相连的CRC计算模块，模块1至模块N；所述CRC计算模块组用于利用根据组合规则确定的与所述组合规则对应的目标CRC计算模块计算初始输入值的计算结果；其中，所述组合规则为根据初始输入值确定的组合规则；具体地，CRC计算模块组102连接于输入开关101，其中，CRC计算模块组102内的每一个CRC计算模块均与输入开关101相连，而具体哪一个CRC计算模块与输入开关之间的连线导通，可以由组合规则确定，根据组合本文档来自技高网...

【技术保护点】
一种CRC计算设备，其特征在于，包括：输入开关，用于将初始输入值输入至CRC计算模块组；与所述输入开关连接的所述CRC计算模块组，所述CRC计算模块组中包括多个通过交换网络相连的CRC计算模块；所述CRC计算模块组用于利用根据组合规则确定的与所述组合规则对应的目标CRC计算模块计算初始输入值的计算结果；其中，所述组合规则为根据初始输入值确定的组合规则；与所述CRC计算模块组连接的输出开关，用于输出所述初始输入值的最终计算结果。

【技术特征摘要】
1.一种CRC计算设备，其特征在于，包括：输入开关，用于将初始输入值输入至CRC计算模块组；与所述输入开关连接的所述CRC计算模块组，所述CRC计算模块组中包括多个通过交换网络相连的CRC计算模块；所述CRC计算模块组用于利用根据组合规则确定的与所述组合规则对应的目标CRC计算模块计算初始输入值的计算结果；其中，所述组合规则为根据初始输入值确定的组合规则；与所述CRC计算模块组连接的输出开关，用于输出所述初始输入值的最终计算结果。2.根据权利要求1所述的计算设备，其特征在于，所述CRC计算模块设有用于计算CRC结果的查找表或组合逻辑电路。3.根据权利要求1所述的计算设备，其特征在于，所述CRC计算模块设有通断点，所述通断点用于根据所述组合规则断开或连接所述交换网络，以使所述目标CRC计算模块之间相连。4.根据权利要求1至3中任意一项所述的计算设备，其特征在于，还包括：处理模块，用于根据所述组合规则控制所述目标CRC计算模块之间的交换网络连通或断开。5.一种C...

【专利技术属性】
技术研发人员：郭跃超，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41