一种LDMOS器件的制造方法技术

本发明专利技术提出了一种制造半导体器件的方法，包括：在半导体衬底内的具有第一掺杂类型的阱区上形成阻隔层，所述阻隔层具有用于定义位于阱区上层部分的第一区域的窗口，且具有位于窗口两边的侧壁；通过阻隔层的窗口向阱区内注入具有第二掺杂类型的杂质，形成第一区域；采用大角度倾斜的杂质注入，向第一区域内注入具有第一掺杂类型的杂质，形成用于第一晶体管的第二区域，及用于第二晶体管的第三区域；以及形成位于第二区域和第三区域之间的、用于第一晶体管与第二晶体管的第四区域。

A manufacturing method for LDMOS devices

The invention provides a method for manufacturing a semiconductor device includes: a barrier layer is formed on the first type doped well region in a semiconductor substrate, the barrier layer is used to define the upper part of the first well region is located in the region of the window, and a side wall is located on both sides of the window; with second types of implanted impurity doping to the well region through the barrier layer of the window, forming a first region; the impurities with large inclined angle of injection, injection impurity has a first doping type to the first region to form second region of the first transistor, and the third area for the second transistor; and forming for between second and third regions, fourth area of the first transistor and the second transistor.

【技术实现步骤摘要】
一种LDMOS器件的制造方法
本专利技术涉及半导体器件，更具体地说，本专利技术涉及减小半导体器件源极区的方法。
技术介绍
LDMOS器件因其高击穿电压、大电流及良好的温度特性而广泛应用于笔记本电脑、服务器和DC/DC电压转换电路。LDMOS器件通常包含若干对晶体管。图1示出了LDMOS器件的剖面图，包含一对形成于N型阱区16内部的晶体管T1和T2。每个晶体管都包含漏极接触区11、源极区12、栅极13，同时这对晶体管共享了同一个体区14和体接触区15。出于对性能和成本的考虑，现在许多应用场合都要求封装更小的功率器件。为了得到更小的功率器件，大量的研究关注于减小漏极区尺寸的工艺，例如降低表面电场RESURF(ReducedSurfaceField)及梯度掺杂漏极(GradedDopeDrain)等。而有一部分研究则关注于减小源极区的工艺。如图1所示，源极/体区内包含位于中心的体接触区15和分布在体接触区两边的源极区12，从而形成一个N+/P+/N+区域，减小该N+/P+/N+区域可减小源极区。但N+/P+/N+的最小面积通常会受到光掩模设备性能的限制。
技术实现思路
本专利技术的目的是提供一本文档来自技高网...

【技术保护点】
一种制造半导体器件的工艺流程，包括：在半导体衬底内形成具有第一掺杂类型的阱区；在阱区上形成栅极绝缘层；在栅极绝缘层上形成栅极层；在栅极层上形成掩膜层，所述掩膜层具有一个窗口，所述窗口用于定义位于阱区上层部分的体区；通过掩膜层的窗口，对栅极层进行刻蚀至栅极层被穿通，栅极层在被刻蚀后具有位于体区上方的侧壁；通过掩膜层的窗口，向阱区注入具有第二掺杂类型的杂质，形成体区；采用大角度倾斜的杂质注入工序，且栅极层和掩膜层作为此过程中的阻隔层，向体区注入具有第一掺杂类型的杂质，形成第一晶体管与第二晶体管各自的源极区；移除掩膜层；形成第一晶体管与第二晶体管各自的栅极；形成第一晶体管与第二晶体管各自的漏极接触区...

【技术特征摘要】
2016.11.18 US 15/356,5151.一种制造半导体器件的工艺流程，包括：在半导体衬底内形成具有第一掺杂类型的阱区；在阱区上形成栅极绝缘层；在栅极绝缘层上形成栅极层；在栅极层上形成掩膜层，所述掩膜层具有一个窗口，所述窗口用于定义位于阱区上层部分的体区；通过掩膜层的窗口，对栅极层进行刻蚀至栅极层被穿通，栅极层在被刻蚀后具有位于体区上方的侧壁；通过掩膜层的窗口，向阱区注入具有第二掺杂类型的杂质，形成体区；采用大角度倾斜的杂质注入工序，且栅极层和掩膜层作为此过程中的阻隔层，向体区注入具有第一掺杂类型的杂质，形成第一晶体管与第二晶体管各自的源极区；移除掩膜层；形成第一晶体管与第二晶体管各自的栅极；形成第一晶体管与第二晶体管各自的漏极接触区；以及形成第一晶体管与第二晶体管各自的体接触区。2.如权利要求1所述的制造半导体器件的工艺流程，其中大角度倾斜的杂质注入工序被依次实施以形成第一晶体管与第二晶体管各自的源极区，且在每道大角度倾斜的杂质注入工序中，注入方向与栅极层的侧壁之间的夹角在15度到30度之间。3.如权利要求1所述的制造半导体器件的工艺流程，在大角度倾斜的杂质注入工序中，阻隔层的厚度、用于定义体区的窗口的宽度以及注入方向与栅极层的侧壁之间的夹角都被定义，使得每个源极区的宽度都小于0.15微米。4.如权利要求1所述的制造半导体器件的工艺流程，在大角度倾斜的杂质注入工序中，阻隔层的厚度、用于定义体区的窗口的宽度以及注入方向与栅极层的侧壁之间的夹角都被定义，使得每个源极区的宽度都在0.1微米与0.15微米之间。5.如权利要求1所述的制造半导体器件的工艺流程，其中大角度倾斜的杂质注入工序被依次实施以形成第一晶体管与第二晶体管各自的源极区，且在先后两次大角度倾斜的杂质注入工序中，注入方向与栅极的侧壁之间的夹角不相同。6.一种制造半导体器件的方法，包括：在半导体衬底内的具有第一掺杂类型的阱区上形成阻隔层，所述阻隔层具有用于定义位于阱区上层部分的第一区域的窗口，且具有位于窗口两边的侧壁；通过阻隔层的窗口向阱区内注入具有第...

【专利技术属性】
技术研发人员：柳志亨，乔伊·迈克格雷格，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：四川,51