一种数字低压差稳压器制造技术
【技术实现步骤摘要】
一种数字低压差稳压器
本专利技术涉及低压差稳压器领域，特别是一种数字低压差稳压器。
技术介绍
请参阅图1，其为现有的模拟电路的低压差稳压器的基本架构图。低压差稳压器即LDO的输出电压VOUT和参考电压VREF接在了一个误差放大器EA的两输入端。EA连同整个环路的高增益，使得EA输入虚短，即VOUT＝VREF。这种架构通常称为模拟LDO。这种架构具有负载LOAD响应速度快等特点。但是，该架构的前提是要有一个高增益、快速响应的EA。EA属于模拟电路，上述的要求使得其必须工作在较高的电源电压。而随着现今片上系统SoC趋势的不断深化，为了提升整个SoC的电源效率，通常要求LDO工作在较低的电源电压(如0.6V)。这使得模拟LDO的结构很难被使用。请参阅图2，其为现有的数字LDO的基本架构图。针对上述缺陷，现有技术提出了数字LDO，在这个架构中，EA被一个时钟CLK驱动的数字比较器CMP代替。CMP的输出为数字电平，代表了VOUT和VREF的高低关系。CMP的输出将驱动后级的n位移位寄存器。移位寄存器也由时钟CLK驱动。当CMP输出为1时，整体向上移一位；反之，CMP输出为...
【技术保护点】
一种数字低压差稳压器，其特征在于，包括数字比较器、移位寄存器、第一晶体管阵列、第二晶体管阵列、第一电容、第一电阻和负载；所述数字比较器的正向输入端与参考电压连接，所述数字比较器的反向输入端与输出电压连接，所述数字比较器输出端与移位寄存器的输入端连接；所述移位寄存器的输出端与第一晶体管阵列的电压输入端连接；所述第一晶体管阵列的电流输出端通过所述负载接地，同时与数字比较器的反向输入端连接；所述第二晶体管阵列的电压输入端与电源电压连接，第二晶体管阵列的电流输出端通过所述负载接地，所述第二晶体管阵列的接地端通过第一电阻接地，同时通过第一电容与第二晶体管阵列的电流输出端连接。
【技术特征摘要】
1.一种数字低压差稳压器，其特征在于，包括数字比较器、移位寄存器、第一晶体管阵列、第二晶体管阵列、第一电容、第一电阻和负载；所述数字比较器的正向输入端与参考电压连接，所述数字比较器的反向输入端与输出电压连接，所述数字比较器输出端与移位寄存器的输入端连接；所述移位寄存器的输出端与第一晶体管阵列的电压输入端连接；所述第一晶体管阵列的电流输出端通过所述负载接地，同时与数字比较器的反向输入端连接；所述第二晶体管阵列的电压输入端与电源电压连接，第二晶体管阵列的电流输出端通过所述负载接地，所述第二晶体管阵列的接地端通过第一电阻接地，同时通过第一电容与第二晶体管阵列的电流输出端连接。2.根据权利要求1所述数字低压差稳压器，其特征在于：所述第一晶体管阵列包括多片晶体管电路，每片晶体管电路包括第一反相器和第三场效应管；所述第一反相器包括第一P沟道场效应管和第一N沟道场效应管；所述第一P沟道场效应管的栅极和第一N沟道场效应管的栅极相互连接，作为第一晶体管阵列的电压输入端，并同时与所述移位寄存器的输出端连接；所述第一P沟道场效应管的漏极与电源电压连接，第一P沟道场效应管的源极与第一N沟道场效应管的漏极连接，第一N沟道场效应管的源极接地，同时通过第二电容接地...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。