用于记录芯片版本编号的逻辑电路及写入芯片版本编号的方法技术

本发明专利技术提出了一种用于记录芯片版本编号的逻辑电路，所述逻辑电路包括至少一个子逻辑电路；每个子逻辑电路中包括至少一个逻辑高单元、至少一个逻辑低单元以及至少一个逻辑门单元；各个子逻辑电路中，逻辑高单元的个数、逻辑低单元的个数以及逻辑门单元的个数相同；芯片版本编号的位数与子逻辑电路的个数相同，将每个子逻辑电路中各逻辑高单元、各逻辑低单元以及各逻辑门单元通过芯片上的布线连接后，为每个子逻辑电路给定输入信号，只需获取每个子逻辑电路中最后一个逻辑门单元的输出信号，就可获知所述芯片的版本编号，逻辑电路稳定存在于芯片上，不会因磨损等外力因素消失，故通过上述逻辑电路来记录芯片的版本编号，具备稳定性。

【技术实现步骤摘要】
用于记录芯片版本编号的逻辑电路及写入芯片版本编号的方法
本专利技术涉及电路领域，尤其涉及一种用于记录芯片版本编号的逻辑电路及将芯片版本编号写入所述逻辑电路的方法。
技术介绍
一个系列的芯片会有多种版本，而多种版本的芯片大多整体上相似，细节存在区别，难以区分。因此在芯片生产过程中，需要通过记录机制来记录芯片的版本编号，以便芯片生产完成后，用户快速获取其版本编号，获悉该版本编号芯片的性能指标。目前的一种记录芯片版本编号的方式是在封装芯片的外包装上打印芯片的版本编号，芯片的外包装的印刷字体可能会因磨损等环境外力因素而消失，如此，便无法知晓芯片的版本编号。
技术实现思路
基于此，本专利技术提出了一种用于记录芯片版本编号的逻辑电路及其制备方法，能够稳定记录芯片版本编号，不受环境外力因素影响。所述逻辑电路包括至少一个子逻辑电路，且子逻辑电路的个数与芯片版本编号的位数相同；每个子逻辑电路中包括至少一个逻辑高单元、至少一个逻辑低单元以及至少一个逻辑门单元；各个子逻辑电路中，逻辑高单元的个数、逻辑低单元的个数以及逻辑门单元的个数相同；在每个子逻辑电路中，各个逻辑门单元的第一输入端的连接对象为一个逻辑高单元或一个逻辑低单元，各个逻辑门单元的第二输入端分别通过芯片上对应的第一布线连接上一个逻辑门单元的输出端，各个逻辑门单元的输出端分别通过所述芯片上对应的第二布线连接下一个逻辑门单元的第二输入端；其中，第一个逻辑门单元的第二输入端用于接入输入信号，最后一个逻辑门单元的输出端输出用于记录芯片版本编号的输出信号。上述用于记录芯片版本编号的逻辑电路，芯片版本编号的位数与子逻辑电路的个数相同，将每个子逻辑电路中各逻辑高单元、各逻辑低单元以及各逻辑门单元通过芯片上的布线连接好后，为每个子逻辑电路的第一个逻辑门单元给定输入信号，只需获取每个子逻辑电路中最后一个逻辑门单元的输出信号，就可获知所述芯片的版本编号，逻辑电路稳定存在于芯片上，不会因磨损等外力因素消失，故通过上述逻辑电路来记录芯片的版本编号，具备稳定性。一种将芯片版本编号写入上述逻辑电路的方法，包括以下步骤：获取待写入的所述芯片版本编号，确定用于发送给每个子逻辑电路中第一个逻辑门单元的输入信号的高低电平属性；根据待写入的芯片的版本编号以及各个输入信号的高低电平属性生成对应的逻辑布线图；根据所述逻辑布线图制作所述逻辑电路的布线，利用所述布线实现所述逻辑电路的电气连接。上述将芯片版本编号写入上述逻辑电路的方法，在将芯片的所述逻辑电路进行布线之前，确定用于发送给每个子逻辑电路第一个逻辑门单元的输入信号是高电平还是低电平以及获取待写入的芯片版本编号，根据该输入信号的高低电平属性以及待写入的芯片版本编号，生成对应的逻辑布线图，以使所述芯片的所述逻辑电路的输出信号与待写入的芯片版本编号对应。然后，在对所述芯片进行布线时，根据所述逻辑布线图对所述逻辑电路进行布线操作，该布线操作可实现在每个子逻辑电路中，各个逻辑门单元的第一输入端连接一个逻辑高单元或一个逻辑低单元，即有一个逻辑高单元或逻辑低单元的其中一个依然处于空闲状态，不会与逻辑门单元连接。各个逻辑门单元的第二输入端连接上一个逻辑门单元的输出端，各个逻辑门单元的输出端连接下一个逻辑门单元的第二输入端，其中，第一个逻辑门单元的第二输入端用于接入输入信号，最后一个逻辑门单元的输出端输出用于记录芯片版本编号的输出信号，将所述逻辑单元的各个电子元件与所述布线电气连接后，给定确定好的输入信号，由每个子逻辑电路中最后一个逻辑门单元的输出信号构成的输出信号序列与待写入的所述芯片的版本编号相适应，故只需获取各组最后一个逻辑门单元的输出信号构成的输出信号序列即可知所述芯片的版本编号。附图说明图1为一个实施例中的用于记录芯片版本编号的逻辑电路的结构示意图；图2为另一个实施例中的用于记录芯片版本编号的逻辑电路的结构示意图；图3为一个具体实施例中的用于记录芯片版本编号的逻辑电路的结构示意图；图4为另一个具体实施例中的用于记录芯片版本编号的逻辑电路的结构示意图；图5为再一个具体实施例中的用于记录芯片版本编号的逻辑电路的结构示意图；图6为本专利技术的一种用于记录芯片版本编号的逻辑电路的制备方法；图7为一个具体实施例中的一种写入了芯片版本编号的逻辑电路的结构示意图；图8为另一个具体实施例中的一种写入了芯片版本编号的逻辑电路的结构示意图；图9为一个实施例中的用于记录芯片版本编号的逻辑电路的制备方法；图10为一个具体实施例中的一种写入了升级版本编号的逻辑电路的结构示意图；图11为一个具体实施例中的布线方式的结构示意图；图12为一个具体实施例中异或门单元的连接示意图；图13为另一个具体实例中的异或门单元的连接示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术提出了一种用于记录芯片版本编号的逻辑电路。本实施方式,所述逻辑电路包括至少一个子逻辑电路，且子逻辑电路的个数与芯片版本编号的位数相同；每个子逻辑电路中包括至少一个逻辑高单元、至少一个逻辑低单元以及至少一个逻辑门单元；各个子逻辑电路中，逻辑高单元的个数、逻辑低单元的个数以及逻辑门单元的个数相同；在每个子逻辑电路中，各个逻辑门单元的第一输入端的连接对象为一个逻辑高单元或一个逻辑低单元，各个逻辑门单元的第二输入端分别通过芯片上对应的第一布线连接上一个逻辑门单元的输出端，各个逻辑门单元的输出端分别通过所述芯片上对应的第二布线连接下一个逻辑门单元的第二输入端；其中，第一个逻辑门单元的第二输入端用于接入输入信号，最后一个逻辑门单元的输出端输出用于记录芯片版本编号的输出信号。上述用于记录芯片版本编号的逻辑电路，芯片版本编号的位数与子逻辑电路的个数相同，将每个子逻辑电路中各逻辑高单元、各逻辑低单元以及各逻辑门单元通过芯片上的布线连接好后，为每个子逻辑电路的第一个逻辑门单元给定输入信号，只需获取每个子逻辑电路中最后一个逻辑门单元的输出信号，就可获知所述芯片的版本编号，逻辑电路稳定存在于芯片上，不会因磨损等外力因素消失，故通过上述逻辑电路来记录芯片的版本编号，具备稳定性。所述逻辑门单元可选择满足以下条件的逻辑门单元：在输入信号固定的情况下，若所述逻辑门单元的第一输入端从与逻辑高单元连接更改为与逻辑低单元连接，或若所述逻辑门单元的第一输入端从与逻辑低单元连接更改为与逻辑高单元连接，其输出端信号也随之改变，一个实施例中，所述逻辑门单元为异或门单元或同或门单元。本专利技术不限于采用异或门单元或者同或门单元，任何满足条件的逻辑门单元均属于本专利技术的保护范围。如图1所示，图1为各个所述逻辑门单元均为异或门单元时的结构示意图。如图2所示，图2为各个所述逻辑门单元为同或门单元时的结构示意图。各个子逻辑电路中，可采用相同逻辑门单元，也可采用不同的逻辑门单元。每个逻辑子电路可包括一个逻辑高单元、一个逻辑低单元以及一个逻辑门单元；逻辑门单元的第一输入端连接逻辑高单元或者逻辑低单元，逻辑门单元的第二输入端用于接入输入信号，逻辑门单元输出端输出用于记录芯片版本编号的输出信号，即该逻辑门单元是第一个逻辑门单元，也是最后一个逻辑门单元。本文档来自技高网...

【技术保护点】
一种用于记录芯片版本编号的逻辑电路,其特征在于，所述逻辑电路包括至少一个子逻辑电路，且子逻辑电路的个数与芯片版本编号的位数相同；每个子逻辑电路中包括至少一个逻辑高单元、至少一个逻辑低单元以及至少一个逻辑门单元；各个子逻辑电路中，逻辑高单元的个数、逻辑低单元的个数以及逻辑门单元的个数相同；在每个子逻辑电路中，各个逻辑门单元的第一输入端的连接对象为一个逻辑高单元或一个逻辑低单元，各个逻辑门单元的第二输入端分别通过芯片上对应的第一布线连接上一个逻辑门单元的输出端，各个逻辑门单元的输出端分别通过所述芯片上对应的第二布线连接下一个逻辑门单元的第二输入端；其中，第一个逻辑门单元的第二输入端用于接入输入信号，最后一个逻辑门单元的输出端输出用于记录芯片版本编号的输出信号。

【技术特征摘要】
1.一种用于记录芯片版本编号的逻辑电路,其特征在于，所述逻辑电路包括至少一个子逻辑电路，且子逻辑电路的个数与芯片版本编号的位数相同；每个子逻辑电路中包括至少一个逻辑高单元、至少一个逻辑低单元以及至少一个逻辑门单元；各个子逻辑电路中，逻辑高单元的个数、逻辑低单元的个数以及逻辑门单元的个数相同；在每个子逻辑电路中，各个逻辑门单元的第一输入端的连接对象为一个逻辑高单元或一个逻辑低单元，各个逻辑门单元的第二输入端分别通过芯片上对应的第一布线连接上一个逻辑门单元的输出端，各个逻辑门单元的输出端分别通过所述芯片上对应的第二布线连接下一个逻辑门单元的第二输入端；其中，第一个逻辑门单元的第二输入端用于接入输入信号，最后一个逻辑门单元的输出端输出用于记录芯片版本编号的输出信号。2.根据权利要求1所述的用于记录芯片版本编号的逻辑电路，其特征在于，所述逻辑门单元为异或门单元或同或门单元。3.根据权利要求1或2所述的用于记录芯片版本编号的逻辑电路，其特征在于，芯片上对应的第一布线以及所述芯片上对应的第二布线均为金属层或金属通孔。4.根据权利要求1或2所述的电路，其特征在于，在每个子逻辑电路中，各个逻辑门单元平行排布在芯片上，各个逻辑门单元上下两侧分别布设一个逻辑高单元和一个逻辑低单元。5.一种将芯片版本编号写入权利要求1-4任意一项所述的逻辑电路的方法，包括以下步骤：获取待写入的芯片版本编号，确定用于发送给每个子逻辑电路中第一个逻辑门单元的输入信号的高低电平属性；根据待写入的芯片版本编号以及各个输入信号的高低...

【专利技术属性】
技术研发人员：林静玲，罗广君，
申请(专利权)人：珠海市杰理科技股份有限公司，
类型：发明
国别省市：广东,44