带有非易失性存储器的处理器芯片仿真器制造技术

本发明专利技术公开了一种带有非易失性存储器的处理器芯片仿真器，监控模块通过写入通道向控制逻辑模块写入代码范围配置；控制逻辑模块依据其中的代码范围配置，如果接收到的写入操作目标地址在代码范围配置内，则控制逻辑模块是透明通道功能，功能和性能上相当于把与处理器核连接的第一标准数据/地址总线和与SRAM存储器连接的第二标准数据/地址总线直接对接连接；如果接收到的写入操作目标地址不在代码范围配置内，则控制逻辑模块能模拟等效非易失性存储器写入操作时序控制功能和性能，配合SRAM存储器一起等效产品芯片中非易失性存储器的写操作时序、功能和性能。本发明专利技术在保证仿真器功能、性能一致性的同时，简化了系统的实现和使用方式。

【技术实现步骤摘要】
带有非易失性存储器的处理器芯片仿真器
本专利技术涉及一种处理器芯片仿真器，特别是涉及一种带有非易失性存储器的处理器芯片仿真器。
技术介绍
处理器芯片内有用户开发的用户程序，在用户程序的编写和调试中，所使用的工具一般是仿真器。仿真器内使用包含产品处理器芯片各项功能的仿真芯片，用于模拟产品处理器芯片的工作行为，仿真芯片与仿真器其它部件(存放用户程序的程序存储器、存放数据的数据存储器，以及用户电脑上的集成开发环境等)配合电脑上的集成开发环境共同实现用户程序的编写、编译、下载、仿真运行和各项调试功能。很多处理器芯片带有非易失性存储器，例如EEPROM(ElectricallyErasableProgrammableRead-OnlyMemory，电可擦可编程只读存储器)、Flash(Flashmemory，闪存存储器)等，且出于使用方便、结构灵活，以及节省存储器资源，降低结构复杂度等考虑，片内的非易失性存储器只有一片且容量做的较大，全片地址范围既可以作为程序存储器操作，也可以作为数据存储器操作。实际使用时，可按照代码工程编译结果的大小来灵活划分片内非易失性存储器资源，分出作为代码(Code)本文档来自技高网...

【技术保护点】
一种带有非易失性存储器的处理器芯片仿真器，其特征在于：包括监控模块和仿真芯片，以及安装在用户电脑上的集成开发环境模块；所述仿真芯片内包括处理器核、控制逻辑模块和SRAM存储器；所述监控模块通过调试通道与集成开发环境模块相连接；所述SRAM存储器通过第二标准数据/地址总线与控制逻辑模块相连接，通过第一标准数据/地址总线与处理器核相连接；所述监控模块通过写入通道与控制逻辑模块相连接，通过指令插入通道与处理器核相连接；所述监控模块通过写入通道向控制逻辑模块写入代码范围配置；所述控制逻辑模块依据其中的代码范围配置，如果接收到的写入操作目标地址在所述代码范围配置内，则所述控制逻辑模块是透明通道功能，功能...

【技术特征摘要】
1.一种带有非易失性存储器的处理器芯片仿真器，其特征在于：包括监控模块和仿真芯片，以及安装在用户电脑上的集成开发环境模块；所述仿真芯片内包括处理器核、控制逻辑模块和SRAM存储器；所述监控模块通过调试通道与集成开发环境模块相连接；所述SRAM存储器通过第二标准数据/地址总线与控制逻辑模块相连接，通过第一标准数据/地址总线与处理器核相连接；所述监控模块通过写入通道与控制逻辑模块相连接，通过指令插入通道与处理器核相连接；所述监控模块通过写入通道向控制逻辑模块写入代码范围配置；所述控制逻辑模块依据其中的代码范围配置，如果接收到的写入操作目标地址在所述代码范围配置内，则所述控制逻辑模块是透明通道功能，功能和性能上相当于把与处理器核连接的第一标准数据/地址总线和与SRAM存储器连接的第二标准数据/地址总线直接对接连接；如果接收到的写入操作目标地址不在所述代码范围配置内，则所述控制逻辑模块能模拟等效非易失性存储器写入操作时序控制功能和性能，配合SRAM存储器一起等效产品芯片中非易失性存储器的写操作时序、功能和性能。2.如权利要求1所述的仿真器，其特征在于：所述集成开发环境模块通过调试通道向监控模块下发用户代码的目标地址和代码数据，所述监控模...

【专利技术属性】
技术研发人员：许国泰，陈兵，周伟，余景原，张靖韬，王子玮，
申请(专利权)人：上海市信息网络有限公司，
类型：发明
国别省市：上海,31