使用双频电容耦合等离子体(CCP)以EUV抗蚀剂进行的沟槽和孔图案化制造技术
【技术实现步骤摘要】
【国外来华专利技术】使用双频电容耦合等离子体(CCP)以EUV抗蚀剂进行的沟槽和孔图案化相关申请的交叉引用根据37C.F.R.§1.78(a)(4)，本申请要求于2015年4月2日提交的在先提交的共同未决临时申请第62/142,020号的权益和优先权，其通过引用明确地合并入本文。
本专利技术涉及半导体处理技术，更特别地，涉及用于控制用于处理基片的处理系统的性能的设备和方法。
技术介绍
以10nm和亚10nm技术节点的图案化是对于半导体行业的关键挑战之一。正在研究若干种图案化技术，以实现逻辑技术所要求的有挑战的间距需求。基于极紫外(EUV)光刻的图案化被认为是亚10nm节点的重要候选。EUV技术的一个挑战是，与传统193nm抗蚀剂相比，EUV抗蚀剂倾向于具有较低的蚀刻选择性、较差的线边缘粗糙度(LER)和线宽粗糙度(LWR)。因此，干蚀刻工艺的特性在限定图案化工艺的结果中发挥着日益重要的作用。亚30nm节点半导体制造已经对传统光刻技术的物理极限提出了许多挑战。需要包括采用LELE(光刻-蚀刻-光刻-蚀刻(Litho-Etch-Litho-Etch))、SADP(自对准双重图案化)和SA...
【技术保护点】
一种用于蚀刻穿透基片上的抗反射涂层的方法，包括：在所述基片上形成膜堆叠，所述膜堆叠包括：下面的有机层；抗反射涂层，其设置在所述下面的有机层上方；以及光致抗蚀剂层，其设置在所述抗反射涂层上方；使所述光致抗蚀剂层图案化，以露出所述抗反射涂层的非掩模部分；在所述抗反射涂层的非掩模部分和图案化的光致抗蚀剂层的非侧壁部分上选择性地沉积含碳层；蚀刻所述膜堆叠，以去除所述含碳层并且去除所述抗反射涂层的非掩模部分的部分厚度，而不减小所述光致抗蚀剂层的厚度；以及重复所述选择性沉积和蚀刻，至少直到所述抗反射涂层的非掩模部分的完整厚度被去除为止，以露出所述下面的有机层。
【技术特征摘要】
【国外来华专利技术】2015.04.02 US 62/142,0201.一种用于蚀刻穿透基片上的抗反射涂层的方法，包括：在所述基片上形成膜堆叠，所述膜堆叠包括：下面的有机层；抗反射涂层，其设置在所述下面的有机层上方；以及光致抗蚀剂层，其设置在所述抗反射涂层上方；使所述光致抗蚀剂层图案化，以露出所述抗反射涂层的非掩模部分；在所述抗反射涂层的非掩模部分和图案化的光致抗蚀剂层的非侧壁部分上选择性地沉积含碳层；蚀刻所述膜堆叠，以去除所述含碳层并且去除所述抗反射涂层的非掩模部分的部分厚度，而不减小所述光致抗蚀剂层的厚度；以及重复所述选择性沉积和蚀刻，至少直到所述抗反射涂层的非掩模部分的完整厚度被去除为止，以露出所述下面的有机层。2.根据权利要求1所述的方法，其中，选择性地沉积所述含碳层包括：与在所述抗反射涂层的非掩模部分上相比，在所述图案化的光致抗蚀剂层的非侧壁部分上沉积更大的厚度。3.根据权利要求1所述的方法，其中，在所述蚀刻期间，将直流电势施加到上硅电极以产生向所述基片加速的二次电子发射，以便于所述蚀刻并且溅射硅原子，在去除所述含碳层时，所述硅原子浸渍所述光致抗蚀剂层，以使受浸渍的光致抗蚀剂层对所述蚀刻具有更强的抗蚀性，从而使得能够去除所述抗反射涂层的非掩模部分的部分厚度，而不减小所述光致抗蚀剂层的厚度。4.根据权利要求1所述的方法，其中，所述蚀刻是使用由N2H2气体生成的等离子体的反应离子蚀刻。5.根据权利要求4所述的方法，其中，所述下面的有机层是平坦化剂层，所述抗反射涂层是SiARC层，所述光致抗蚀剂层是极紫外光致抗蚀剂层，并且所述含碳层是碳氟化合物。6.一种蚀刻图案化基片的方法，包括：提供图案化基片，所述图案化基片包括图案化的极紫外(EUV)光致抗蚀剂、转移层(TL)以及有机平坦化层(OPL)；使用EUV光致抗蚀剂和TL作为掩模来重复地执行沉积/蚀刻工艺，以选择性地和递增地蚀刻穿透所述TL并且蚀刻到OPL中，以便将所述图案从所述EUV光致抗蚀剂转移到所述OPL，其中，所述沉积/蚀刻工艺依次包括：(1)将碳氟化合物层沉积在所述图案化基片上，包括在所述EUV光致抗蚀剂和所述TL或所述OPL的露出部分上，以及(2)进行反应离子蚀刻，以相对于所述EUV光致抗蚀剂选择性地去除所述碳氟化合物层以及所述TL或所述OPL的增加部分，并且...
【专利技术属性】
技术研发人员：松本大宇，安德鲁·W·梅茨，扬妮克·弗尔普里尔，凯蒂·吕特克李，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。