半导体器件及其形成方法技术

本发明专利技术的实施例公开了一种半导体器件以及形成半导体器件的方法。牺牲薄膜用于图案化对半导体结构的接触件，例如对晶体管的源极/漏极区的接触件。接触件可以包括沿平行于栅电极的轴线的锥形轮廓，以使在接触件远离源极/漏极区延伸时接触件的最外侧宽度减小。

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术的实施例涉及半导体领域，并且更具体地，涉及半导体器件及其形成方法。
技术介绍
金属氧化物半导体场效应晶体管(FET或MOSFET)在集成电路(IC)中广泛使用。为了增加在IC中的MOSFET的密度，诸如MOSFET的栅极长度LG的物理尺寸显著地减小。具有短LG的MOSFET可能遭受不希望的短沟道效应(SCE)，例如，高断开状态漏电流和高漏感势垒降低。为了抑制具有短栅极长度LG的晶体管中的SCE，可以采用多栅极场效应晶体管(MuGFET)体系结构。与平面器件结构相比，MuGFET通过栅电极具有更好的沟道电势静电控制。MuGFET包括诸如双栅极晶体管和三栅极或三重栅极晶体管的示例。双栅极晶体管也被称为双栅极FinFET。三栅极晶体管也被称为三栅极FinFET或仅仅是FinFET。双栅极或三栅极器件采用类似于鳍的沟道。导通状态或饱和驱动电流IDsat在鳍中流动，以实现单位占用空间或布局面积的高电流密度。其他MuGFET包括pi栅极、omega栅极、环绕型栅极(SG)或全包围型栅极(GAA)结构，其中静电栅极控制进一步提升。SG晶体管具有与纳米线相似的沟道，本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，所述方法包括：在鳍的源极/漏极区和与所述鳍相邻的隔离区的上方形成牺牲薄膜；移除所述牺牲薄膜的在所述隔离区上方的第一部分以形成第一凹口，保留所述牺牲薄膜的在所述源极/漏极区上方的第二部分；在所述第一凹口中形成介电层；移除所述牺牲薄膜的所述第二部分以形成第二凹口；以及在所述第二凹口中形成导电层。

【技术特征摘要】
2016.06.17 US 62/351,746;2016.12.01 US 15/366,9561.一种形成半导体器件的方法，所述方法包括：在鳍的源极/漏极区和与所述鳍相邻的隔离区的上方形成牺牲薄膜；移除所述牺牲薄膜的在所述隔离区上方的第一部分以形成第一凹口，保留所述牺牲薄膜的在所述源极/漏极区上方的第二部分；在所述第一凹口中形成介电层；移除所述牺牲薄膜的所述第二部分以形成第二凹口；以及在所述第二凹口中形成导电层。2.根据权利要求1所述的方法，其中，所述牺牲薄膜形成在第一栅电极和第二栅电极之间，第一栅极掩模位于所述第一栅电极上方，并且第二栅极掩模位于所述第二栅电极上方。3.根据权利要求2所述的方法，其中，所述介电层在所述第一栅极掩模和所述第二栅极掩模的上方延伸。4.根据权利要求2所述的方法，其中，第一侧壁间隔件沿所述第一栅电极和所述第一栅极掩模的侧壁延伸，并且第二侧壁间隔件沿所述第二栅电极和所述第二栅极掩模的侧壁延伸。5.根据权利要求4所述的方法，进一步包括：在移除所述牺牲薄膜的所述第一部分之后，移除所述第一栅极掩模和所述第二栅极掩模的上部部分，其中，在所述第一凹口中形成所述介电层之后，所述介电层接触所述第一栅极掩模。6.根据权利要求5所述的方法，其中，移除所述第一栅极掩模的所述上部部分使所述第一栅极掩模...

【专利技术属性】
技术研发人员：李东颖，叶致锴，叶震亚，邱远鸿，刘继文，杨育佳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71