消除SONOS器件字线耦合影响读余量的电路和方法技术

本发明专利技术公开了一种消除SONOS器件字线耦合影响读余量的电路，单元结构为2T结构，存储管的漏极接位线，选择管的栅极接第一字线；存储管的栅极接第二字线；同一行单元结构的第一和二字线平行且形成字线耦合电容；第二字线的通过放电管连接到地；读操作时，第二字线接地，第一字线接第一偏置电压使选择管导通，所位线接第二偏置电压实现对存储管的读取；放大管的栅极连接到第三偏置电压，第三偏置电压的值保证在读操作的预充电结束前使第二字线拉低到地，消除耦合电容形成的耦合电压对读余量的影响。本发明专利技术还公开了一种消除SONOS器件字线耦合影响读余量的方法。本发明专利技术消除SONOS器件字线耦合对读余量的影响，提高读余量。

The circuit and method of eliminating the influence of reading allowance on the word line coupling of SONOS devices

The invention discloses a circuit to eliminate the influence of coupling SONOS device read word line margin, unit structure for the 2T structure, storage tube drain to the bit line, select the first word line tube grid; grid storage tube connected to the second word line; the first and two word Xian Ping for the same line and unit structure the formation of word line coupling capacitor; through the discharge pipe second connected to a word line; reading operation, second word line grounding, the first word line is connected to a first bias voltage to select transistor is on the line connecting second bias voltage read on the storage tube; tube connected to the third gate bias voltage the third bias voltage to ensure that the value of the read operation before the end of the pre charging second word line low to the ground, eliminating the influence of coupling voltage coupling capacitance to the formation of the read margin. The invention also discloses a method of eliminating the influence of reading allowance on the word line coupling of SONOS devices. The invention eliminates the influence of the word line coupling on the reading allowance of the SONOS device, and improves the reading allowance.

【技术实现步骤摘要】
消除SONOS器件字线耦合影响读余量的电路和方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种消除SONOS器件字线耦合影响读余量的电路。本专利技术还涉及一种消除SONOS器件字线耦合影响读操作的方法。
技术介绍
如图1所示，是现有SONOS器件的存储阵列的一行的结构图，现有SONOS器件的存储阵列(Array)的单元结构(Cell)为2T结构，所述2T结构包括由SONOS晶体管组成的存储管101以及由NMOS管组成的选择管102。所述存储管101的漏极连接位线BL，所述存储管101的源极连接所述选择管102的漏极，所述选择管102的源极接源线SL。所述SONOS器件的存储阵列中，所述单元结构排列成行列结构，同一列的所述单元结构的位线BL共用，图1中显示了存储阵列的多列，每一列的所述存储管101的漏极都连接相同的位线BL，为了区别不同列的位线，图1中在BL之后增加了[0]至[N]等数字编号表示不同列对应的位线，图1中仅显示了2列，其它各列省略了。所述选择管102的栅极连接第一字线WL；所述存储管101的栅极连接第二字线WLS。存储阵列包括多行，同一行的所述单元结构的所述第一字本文档来自技高网...

【技术保护点】
一种消除SONOS器件字线耦合影响读余量的电路，其特征在于：SONOS器件的存储阵列的单元结构为2T结构，所述2T结构包括由SONOS晶体管组成的存储管以及由NMOS管组成的选择管；所述存储管的漏极连接位线，所述存储管的源极连接所述选择管的漏极，所述选择管的源极接源线；所述选择管的栅极连接第一字线；所述存储管的栅极连接第二字线；所述SONOS器件的存储阵列中，所述单元结构排列成行列结构，同一列的所述单元结构的位线共用，同一行的所述单元结构的所述第一字线共用，同一行的所述单元结构的所述第二字线共用，同一行的所述单元结构的所述第一字线和所述第二字线平行且邻近且会形成字线耦合电容；所述第二字线的通过...

【技术特征摘要】
1.一种消除SONOS器件字线耦合影响读余量的电路，其特征在于：SONOS器件的存储阵列的单元结构为2T结构，所述2T结构包括由SONOS晶体管组成的存储管以及由NMOS管组成的选择管；所述存储管的漏极连接位线，所述存储管的源极连接所述选择管的漏极，所述选择管的源极接源线；所述选择管的栅极连接第一字线；所述存储管的栅极连接第二字线；所述SONOS器件的存储阵列中，所述单元结构排列成行列结构，同一列的所述单元结构的位线共用，同一行的所述单元结构的所述第一字线共用，同一行的所述单元结构的所述第二字线共用，同一行的所述单元结构的所述第一字线和所述第二字线平行且邻近且会形成字线耦合电容；所述第二字线的通过放电管连接到地，所述放电管由NMOS管组成；读操作时，所述第二字线接地，所述第一字线接第一偏置电压使所述选择管导通，所述位线接第二偏置电压实现对所述存储管的读取；所述第一偏置电压在加电时会通过所述字线耦合电容耦合到所述第二字线上并形成所述第二字线上的耦合电压；所述放大管的栅极连接到第三偏置电压，所述第三偏置电压使所述放大管导通且将所述第二字线拉低到地，所述第三偏置电压越高将所述第二字线从所述耦合电压拉低的速率越快，且所述第三偏置电压的值保证在读操作的预充电结束前使所述第二字线拉低到地，消除所述耦合电压对读余量的影响。2.如权利要求1所述的消除SONOS器件字线耦合影响读余量的电路，其特征在于：所述第一偏置电压为电源电压，所述第二偏置电压为电源电压。3.如权利要求1所述的消除SONOS器件字线耦合影响读余量的电路，其特征在于：所述放电管由两个以上NMOS管串联而成，且所述放电管的NMOS管的栅极都连接所述第三偏置电压。4.如权利要求1或3所述的消除SONOS器件字线耦合影响读余量的电路，其特征在于：所述第三偏置电压大于所述电源电压且由正压泵提供。5.如权利要求4所述的消除SONOS器件字线耦合影响读余量的电路，其特征在于：所述第三偏置电压为4V。6.如权利要求1所述的消除SONOS器件字线耦合影响读余量的电路，其特征在于：在通过所述第三偏置电压保证所述读余量的条件下，缩小所述读操作的时间，提高读速度；或者，增加所述读操作的时间，结合所述第三偏置电压和所述读操作的时间的设置一起消除所述耦合电压对读余量的影响。7.如权利要求1所述的消除SONOS器件字线耦合影响读余量的电路，其特征在于：在通过所述第三偏置电压保证所述读余量的条件下，缩小所述放电管的尺寸；或者，增加所述放电管的尺寸，结合所述第三偏置电压和增加所述放电管的尺寸的设置一起消除所述...

【专利技术属性】
技术研发人员：李祖渠，刘芳芳，姚翔，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31