半导体器件的制作方法及半导体器件和电子装置制造方法及图纸

本发明专利技术提供一种半导体器件的制作方法、半导体器件及电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成有多层交错堆叠的层间介电层和虚拟介电层，所述虚拟介电层形成于相邻的层间介电层之间，在所述层间介电层以及虚拟介电层中形成有沟槽，所述沟槽露出所述衬底；在所述沟槽的侧壁上形成牺牲氧化层；去除所述牺牲氧化层和所述沟槽底部露出的所述半导体衬底表层的氧化层；在所述沟槽底部的所述半导体衬底上形成半导体层。该制作方法可以可以保护层间介电层不受损伤，因而不会使沟道开孔的关键尺寸扩大，也不会影响沟道开孔的侧壁粗糙度，进而使最终器件的性能更好。该半导体器件和电子装置具有更好的性能。

Fabrication methods of semiconductor devices and semiconductor devices and electronic devices

The present invention provides a method for manufacturing a semiconductor device, semiconductor device and electronic device, the production method includes: providing a semiconductor substrate, a multi-layer staggered stacking interlayer dielectric layer and the dummy dielectric layer is formed on the semiconductor substrate, the dummy dielectric layer is formed between the adjacent interlayer dielectric layer, grooves are formed on the interlayer dielectric layer and virtual dielectric layer in the trench exposing the substrate; forming a sacrificial oxide layer in the trench sidewall oxide layer; the sacrificial oxide layer and the bottom of the trench with the removal of the semiconductor substrate surface; a semiconductor layer is formed on the semiconductor substrate at the bottom of the trench. The fabrication method can protect the dielectric layer between layers, so that the key size of channel opening will not be expanded, and the sidewall roughness of channel opening will not be affected, so that the performance of the final device will be better. The semiconductor devices and electronic devices have better performance.

【技术实现步骤摘要】
半导体器件的制作方法及半导体器件和电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制作方法、电子装置。
技术介绍
随着半导体制程技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flashmemory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。近年来，随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步，但是随着尺寸的不断缩小，平面性闪存存储器已经快达到尺寸极限，无法继续缩小。为解决平面闪存遇到的困难以及追求求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3DNAND闪存。其中一种3DNAND闪存为垂直沟道结构，在制作这种结构的3DNAND闪存，如图1所示，首先在半导体衬底100上形成交错堆叠的虚拟介电层101和层间介电层102(比如，SiN/SiO2)，然后通过干法刻蚀在层间介电层和虚拟介电层中形成沟道开孔，最后在沟道开孔的底部外延形成掺杂硅层。并且，为了形成外延形成掺杂硅层，在硅外延生长之前，需要先去除沟道开孔底部的半导体衬底表层的氧化层(由环境氧化而形成)，该步骤通过使用氢氟酸湿法刻蚀来完成，然后，如前所述层间介电层也通过使用氧化物，因而在去除半导体衬底表层的氧化层时，也会刻蚀掉部分层间介电层，如图1所示，这样使得沟道开孔的关键尺寸和侧壁的粗糙度增加，这将对最终的器件造成影响，使其性能不能达到预定设计。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题，本专利技术一方面提供一种半导体器件的制作方法，该方法包括：提供半导体衬底，在所述半导体衬底上形成有多层交错堆叠的层间介电层和虚拟介电层，所述虚拟介电层形成于相邻的层间介电层之间，在所述层间介电层以及虚拟介电层中形成有沟槽，所述沟槽露出所述衬底；在所述沟槽的侧壁上形成牺牲氧化层；去除所述牺牲氧化层和所述沟槽底部露出的所述半导体衬底表层的氧化层；在所述沟槽底部的所述半导体衬底上形成半导体层。进一步地，在所述沟槽的侧壁上形成牺牲氧化层的步骤包括：形成覆盖所述沟槽侧壁、底部以及层间介电层/虚拟介电层表面的牺牲氧化层；去除所述沟槽底部以及层间介电层/虚拟介电层表面的牺牲氧化层。进一步地，所述牺牲氧化层为硅的氧化物。进一步地，在去除所述牺牲氧化层和所述沟槽底部的所述半导体衬底表层的氧化层的步骤中，使用基于氢氟酸的化学溶液或使用SiCoNi清洗工艺。本专利技术的半导体器件的制作方法，通过在沟道开孔的侧壁上形成牺牲氧化层，因而在去除沟道表层的自然氧化层时，可以保护层间介电层不受损伤，因而不会使沟道开孔的关键尺寸扩大，也不会影响沟道开孔的侧壁粗糙度，进而使最终器件的性能更好。本专利技术另一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底，在所述半导体衬底上形成有多层交错堆叠的层间介电层和虚拟介电层，所述虚拟介电层形成于相邻的层间介电层之间，所述层间介电层以及虚拟介电层中形成有沟槽，在所述沟槽的底部的半导体衬底上形成有半导体层。本专利技术提出的半导体器件沟道开孔具有更好的关键尺寸以及侧壁粗糙度，因而器件性能更好。本专利技术再一方面提供一种电子装置，其包括上述的半导体器件以及与所述半导体器件相连接的电子组件。本专利技术提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出了一种常规3DNAND器件制作方法形成的半导体器件的剖面示意图；图2示出了根据本专利技术的半导体器件的制作方法的步骤流程图；图3A～图3E示出了根据本专利技术一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；图4示出了根据本专利技术一实施方式的半导体器件的结构示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。如前所述，为了克服在去除沟道开口底部的衬底表层氧化层时，损伤层间介电层，进而使沟道开孔的关键尺寸和侧壁的粗糙度，本专利技术提供一种半导体器件的制作方法，用于制作3DNAND存储器，如图2所示，该方法包括：步骤201：提供半导体衬底，在所述半导体衬底上形成有多层交错堆叠的层间介电层和虚拟介电层，所述虚拟介电层形成于相邻的层间介电层之间，所述层间介电层以及虚拟介电层中形成有沟槽，所述沟槽露出所述衬底；步骤202：在所述沟槽的侧壁上形成牺牲氧化层；本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成有多层交错堆叠的层间介电层和虚拟介电层，所述虚拟介电层形成于相邻的层间介电层之间，在所述层间介电层以及虚拟介电层中形成有沟槽，所述沟槽露出所述衬底；在所述沟槽的侧壁上形成牺牲氧化层；去除所述牺牲氧化层和所述沟槽底部露出的所述半导体衬底表层的氧化层；在所述沟槽底部的所述半导体衬底上形成半导体层。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成有多层交错堆叠的层间介电层和虚拟介电层，所述虚拟介电层形成于相邻的层间介电层之间，在所述层间介电层以及虚拟介电层中形成有沟槽，所述沟槽露出所述衬底；在所述沟槽的侧壁上形成牺牲氧化层；去除所述牺牲氧化层和所述沟槽底部露出的所述半导体衬底表层的氧化层；在所述沟槽底部的所述半导体衬底上形成半导体层。2.根据权利要求1所述的半导体器件的制作方法，其特征在于，在所述沟槽的侧壁上形成牺牲氧化层的步骤包括：形成覆盖所述沟槽侧壁、底部以及层间介电层/虚拟介电层表面的牺牲氧化层；去除所述沟槽底部以及层间介电层/虚拟介电层表面的牺牲氧化层。3.根据权利要求1或2所述的半导体器件的制作方法，其特征在于，所述牺牲氧化层为硅的氧化物。4.根据权利要求1或2所述的半导体器件的制作方法，其特征在于，所述牺牲氧化层通过炉管氧化、化学气相沉积...

【专利技术属性】
技术研发人员：刘佳磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31