半导体装置及其形成方法制造方法及图纸

本发明专利技术提供了半导体装置及其形成方法。半导体装置的形成方法包含形成图案化遮罩于基底上，图案化遮罩包含垫氧化层和氮化硅层于垫氧化层上，经由图案化遮罩对基底实施第一刻蚀工艺形成沟槽，在沟槽内和图案化遮罩上形成介电材料层，实施平坦化工艺移除沟槽外的介电材料层，实施热处理工艺，在垫氧化层和基底的界面形成氧化部邻接于介电材料层。本发明专利技术半导体装置在隔离结构和主动区的交界处形成较平滑的栅极氧化层表面，以提高栅极氧化层的完整性，并降低尖端放电和电崩溃效应发生的机率，提高半导体装置的效能和可靠度。

Semiconductor device and its formation method

The present invention provides a semiconductor device and a method for forming a semiconductor device. The formation method includes forming a patterned mask on the substrate of the semiconductor device, a patterned mask comprising a pad oxide layer and the silicon nitride layer on the pad oxide layer on the patterned mask on the substrate, through the implementation of the first etching process to form a trench, forming a dielectric material layer within the trench and a patterned mask layer of dielectric material, the implementation process to remove the flat groove the implementation of heat treatment process on the pad oxide layer and the substrate interface formed oxidation unit adjacent to the dielectric material layer. The semiconductor device of the invention forms a smooth grid oxide surface on the junction between the isolation structure and the active area, so as to improve the integrity of the gate oxide layer, reduce the probability of the occurrence of the tip discharge and the electric collapse effect, and improve the efficiency and reliability of the semiconductor device.

【技术实现步骤摘要】
半导体装置及其形成方法
本专利技术是关于半导体装置，特别是有关于半导体装置的隔离结构及其形成方法。
技术介绍
半导体装置的一部分形成在基底内，且通过形成在基底内的隔离结构分隔主动区(activeregion)。当半导体装置的尺寸不断地缩小，装置密度不断地增加，传统的硅局部氧化(localoxidationofsilicon，LOCOS)隔离技术容易产生表面粗糙和鸟喙效应(bird’sbeakeffect)的问题也越不容忽视。因此，浅沟槽隔离(shallowtrenchisolation，STI)成为0.25微米(μm)以下的半导体装置常用的隔离技术。虽然目前存在的半导体装置及其形成方法在隔离结构上的发展已足够应付它们原先预定的用途，但它们仍未在各个方面皆彻底的符合要求，因此半导体装置的隔离技术目前仍有需努力的方向。
技术实现思路
本专利技术提供了一种半导体装置的形成方法，包括：形成一图案化遮罩(mask)于一基底上，该图案化遮罩包含一垫氧化层和一氮化硅层于该垫氧化层上；经由该图案化遮罩对该基底实施一第一刻蚀工艺，形成一沟槽；在该沟槽内和该图案化遮罩上形成一介电材料层；实施一平坦化工艺，移除该沟槽外的该介电材料层；以及实施一热处理工艺，在该垫氧化层和该基底的界面形成一氧化部邻接于该介电材料层。本专利技术还提供了一种半导体装置，包括：一隔离结构，形成于一基底内；一栅极氧化层，形成于该基底和一部分的该隔离结构上，其中该栅极氧化层在该隔离结构的边缘处具有一延伸部；以及一栅极电极层，形成于该栅极氧化层和该隔离结构上。本专利技术提供了半导体装置的浅沟槽隔离结构的实施例及其形成方法，在移除形成沟槽用的图案化遮罩之前，实施热处理工艺，使得靠近隔离结构的边缘处形成增生的氧化部，以克服在后续移除多余材料形成隔离结构的刻蚀工艺中，容易因为过度刻蚀而在隔离结构边缘形成凹陷(divot)的问题，进而在隔离结构和主动区的交界处形成较平滑的栅极氧化层表面，以提高栅极氧化层的完整性(gateoxideintegrity，GOI)，并降低尖端放电(pointdischarge)和电崩溃(electricalbreakdown)效应发生的机率，提高半导体装置的效能和可靠度。根据一些实施例，提供半导体装置的形成方法。此半导体装置的形成方法包含形成图案化遮罩于基底上，图案化遮罩包含垫氧化层(padoxide)和氮化硅层于垫氧化层上。半导体装置的形成方法还包含经由图案化遮罩对基底实施第一刻蚀工艺，以形成沟槽，且在沟槽内和图案化遮罩上形成介电材料层。半导体装置的形成方法也包含实施平坦化工艺，移除沟槽外的介电材料层。半导体装置的形成方法更包含实施热处理工艺，在垫氧化层和基底的界面形成氧化部邻接于介电材料层。根据一些实施例，提供半导体装置。此半导体装置包含隔离结构，形成于基底内。半导体装置也包含栅极氧化层，形成于基底和一部分的隔离结构上，其中栅极氧化层在隔离结构的边缘处具有延伸部。半导体装置更包含栅极电极层，形成于栅极氧化层和隔离结构上。附图说明通过以下的详述配合所附图式，能更加理解本专利技术的观点。值得注意的是，根据工业上的标准惯例，一些特征部件(feature)可能没有按照比例绘制。事实上，为了能清楚地讨论，不同特征部件的尺寸可能被增加或减少。图1A是显示半导体装置的上视图，其中图1C是显示比较例的半导体装置沿图1A的线1-1的剖面示意图，图2I是显示依据本专利技术的一些实施例的半导体装置沿图1A的线1-1的剖面示意图；图1B-图1C是显示比较例的形成半导体装置不同阶段的剖面示意图；图1C’是显示图1C的A区域的放大示意图；图2A-图2I是根据本专利技术的一些实施例，显示形成半导体装置不同阶段的剖面示意图；图2H’是根据本专利技术的一些实施例，显示图2H的B区域的放大示意图；图2I’是根据本专利技术的一些实施例，显示图2I的C区域的放大示意图。附图标号：100a、100b～半导体结构；101、201～基底；111、211～隔离结构；112、212～凹陷；113、213～栅极氧化层；115、215～栅极电极层；117～源极；119～漏极；120～主动区；130、230～栅极结构；200～工艺；201a～顶面；203～垫氧化层；204～图案化遮罩；205～氮化硅层；206～沟槽；207～图案化光刻胶层；209～介电材料层；210～氧化部；213a～延伸部；300～第一刻蚀工艺；400～平坦化工艺；500～热处理工艺；600～第二刻蚀工艺；d～垂直距离；t1、t2、t3、t4～厚度；t4～距离。具体实施方式以下专利技术提供了很多不同的实施例或范例，用于实施所提供的半导体装置的不同元件。组件和配置的具体范例描述如下，以简化本专利技术。当然，这些仅仅是范例，并非用以限定本专利技术。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本专利技术可能在不同的范例中重复参考数字及/或字母。如此重复是为了简明和清楚，而非用以表示所讨论的不同实施例及/或形态之间的关系。以下描述实施例的一些变化。在不同图式和说明的实施例中，相似的参考数字被用来标明相似的元件。可以理解的是，在方法的前、中、后可以提供额外的操作，且一些叙述的操作可为了该方法的其他实施例被取代或删除。在已知技术中，由于隔离结构边缘处的凹陷尺寸与深度过大，造成在凹陷上形成的栅极氧化层较基底上的栅极氧化层薄，使栅极电极层在隔离结构边缘处与半导体基底之间的距离太近，再加上凹陷处的栅极氧化层和栅极电极层的表面弧度皆过于弯曲、不平滑，易产生尖端放电、电崩溃效应和短路等问题，本专利技术的实施例旨在解决这些问题，使得半导体装置的效能和可靠度得以提升。图1A是显示半导体装置100a/100b的上视图，其中图1C是显示比较例的半导体装置100a沿图1A的线1-1的剖面示意图，图2I是显示依据本专利技术的一些实施例的半导体装置100b沿图1A的线1-1的剖面示意图，图1B-图1C是显示比较例的形成半导体装置100a不同阶段的剖面示意图，图1C’是显示图1C的A区域的放大示意图。如图1A所示，半导体装置100a的主动区120包含源极117和漏极119，隔离结构111位于相邻的两个主动区120之间且围绕主动区120，以隔离两个主动区120。半导体装置100a的栅极结构130包含栅极氧化层113和位于栅极氧化层113上的栅极电极层115(如图1C所示)，栅极结构130设置于主动区120的源极117和漏极119之间，并且横跨于主动区120和隔离结构111上方，图1C是显示沿图1A的线1-1的剖面示意图。如图1B所示，在基底101内形成隔离结构111，其中基底101为半导体基底，隔离结构111的边缘处有明显的凹陷112，此凹陷112是因为移除基底101上用于形成隔离结构111的沟槽的图案化遮罩(未绘示)时，由于使用具有等向性(isotropic)的刻蚀工艺，且隔离结构111和图案化遮罩中的垫氧化层材质相似，垫氧化层的厚度相较于隔离结构111的厚度小，在厚度差异最明显的隔离结构111的边缘处容易发生过度刻蚀的现象，因此形成凹陷112。如图1C和图1C’本文档来自技高网...

【技术保护点】
一种半导体装置的形成方法，其特征在于，包括：形成一图案化遮罩于一基底上，该图案化遮罩包含一垫氧化层和一氮化硅层于该垫氧化层上；经由该图案化遮罩对该基底实施一第一刻蚀工艺，形成一沟槽；在该沟槽内和该图案化遮罩上形成一介电材料层；实施一平坦化工艺，移除该沟槽外的该介电材料层；以及实施一热处理工艺，在该垫氧化层和该基底的界面形成一氧化部邻接于该介电材料层。

【技术特征摘要】
1.一种半导体装置的形成方法，其特征在于，包括：形成一图案化遮罩于一基底上，该图案化遮罩包含一垫氧化层和一氮化硅层于该垫氧化层上；经由该图案化遮罩对该基底实施一第一刻蚀工艺，形成一沟槽；在该沟槽内和该图案化遮罩上形成一介电材料层；实施一平坦化工艺，移除该沟槽外的该介电材料层；以及实施一热处理工艺，在该垫氧化层和该基底的界面形成一氧化部邻接于该介电材料层。2.如权利要求1所述的半导体装置的形成方法，其特征在于，形成该介电材料层包括高密度电浆化学气相沉积工艺。3.如权利要求1所述的半导体装置的形成方法，其特征在于，实施该平坦化工艺包括化学机械研磨工艺。4.如权利要求1所述的半导体装置的形成方法，其特征在于，该热处理工艺的温度在从950℃到1050℃的范围内。5.如权利要求1所述的半导体装置的形成方法，其特征在于，该热处理工艺的时间在从15分钟到40分钟的范围内。6.如权利要求1所述的半导体装置的形成方法，其特征在于，更包括：于该热处理工艺之后，实施一第二刻蚀工艺，移除该氮化硅层、该垫氧化层以及一部分的该介电材料层，形成一隔离结构。7.如权利要求6所述的半导体装置的形成方法，其特征在于，该第二刻蚀工艺包括一湿式刻蚀工艺。8.如权利要求6所述的半导体装置的形成...

【专利技术属性】
技术研发人员：周英凯，陈立哲，刘兴潮，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾,71