多指静电放电（ESD）保护装置的增强布局制造方法及图纸

一种多指ESD保护装置的增强布局具有若干实施例。在这些实施例中，用作基于多指NPN(基于多指PNP)的多指ESD保护装置中的电压钳位器的NPN(或PNP)晶体管的基极触点设置在多指ESD保护装置的相对边缘处并且垂直于多指ESD保护装置中的指状物的取向定向。类似地，在基于多指NMOS(或基于多指PMOS)的多指ESD保护装置中用作电压钳位器的NMOS(或PMOS)晶体管的主体触点设置在多指ESD保护装置的相对边缘处并且垂直于多指ESD保护装置中的指状物的取向定向。

The enhanced layout of the multi finger electrostatic discharge (ESD) protection device

An enhanced layout of a multi finger ESD protection device has several embodiments. In these embodiments, a multi NPN based (based on PNP) of multi finger ESD protection device in voltage clamp (NPN or PNP) base contact transistor is arranged in a relative edge of ESD protection device and perpendicular to the multi finger ESD protection device in the direction. The. Similarly, in the NMOS based (or based on multi finger PMOS) multi finger is used as the voltage clamp ESD protection device in NMOS (or PMOS) the main contact transistor is arranged in relative to the edge of ESD protection device and perpendicular to the multi finger ESD protection device in the fingers to take directional.

【技术实现步骤摘要】
多指静电放电(ESD)保护装置的增强布局相关申请的交叉引用本申请要求于2016年4月26日提交的美国临时专利申请序列号62/327,726以及2017年3月29日提交的美国临时专利申请序列号62/478,461的优先权，这些申请的全部内容通过引用并入本文。
本实施例大体涉及静电放电(ESD)保护，更具体地涉及用于集成电路的ESD保护装置的增强布局。
技术介绍
金属氧化物半导体场效应晶体管(MOSFET)和双极结型晶体管(BJT)器件通常用于CMOS集成电路中的静电放电(ESD)保护，以将任何大的ESD感应电压脉冲钳位到足够低的水平，以避免损坏所涉及的集成电路芯片中的半导体器件和/或金属互连。然而，用于ESD保护的现有的基于双极和MOSFET的钳位器不能保护导通电压低于所使用的ESD钳位器的触发电压的任何半导体器件。
技术实现思路
实施例提供了一种用于多指ESD保护装置的增强布局。在一个示例性实施例中，多指ESD保护装置包括多个MOSFET器件，例如并联连接的多个接地栅极NMOS(ggNMOS)晶体管器件。在另一实施例中，MOSFET器件包括多个ggPMOS晶体管器件。在另一个实施例中，多指ESD保护装置包括并联连接的多个NPN晶体管器件。在另一个实施例中，多指ESD保护装置包括并联连接的多个PNP晶体管器件。在任何情况下，用作基于多指NPN(或基于多指PNP)的多指ESD保护装置中的电压钳位器的NPN(或PNP)晶体管的基极触点设置在多指ESD保护装置的相对边缘处并且垂直于多指ESD保护装置中的指状物的取向定向。类似地，在基于多指NMOS(或基于多指PMOS)的多指ESD保护装置中用作电压钳位器的NMOS(或PMOS)晶体管的主体触点设置在多指ESD保护装置的相对边缘处并且垂直于多指ESD保护装置中的指状物的取向定向。附图说明结合附图回顾以下具体实施方案的描述，本实施方案的这些和其它方面和特征对于本领域普通技术人员将变得显而易见，其中：图1描绘了可用于多指ESD保护装置以实现一个示例性实施例的示例性ESD钳位装置的侧视截面图。图2示出了可用于多指ESD保护装置以实现第二示例性实施例的示例性ESD钳位装置的侧视截面图。图3描绘了可以用于实现一个示例性实施例的示例性多指ESD保护装置的俯视图。图4描绘了可以用于实现第二示例性实施例的示例性多指ESD保护装置的俯视图。图5是描绘可应用于根据一个示例性实施例配置的多指ESD保护装置的示例性传输线脉冲(TLP)电流(A)对电压(V)测量曲线的图表。图6描绘了根据一个示例性实施例的制造多指ESD保护装置的方法的流程图。图7描绘了根据一个或多个实施例的可用于实现多指ESD保护装置的示例性发射机/接收机系统的示意性框图。图8描绘了根据一个或多个实施例的被配置为可以用于实现多指ESD保护装置的多路复用器/多路分用器(例如，MUX开关)系统的示例性模拟开关的示意性框图。具体实施方式现在将参考附图详细描述本实施例，附图被提供为实施例的说明性示例，以使本领域技术人员能够实践本领域技术人员显而易见的实施例和替代方案。值得注意的是，下面的附图和实施例并不意味着将本专利技术实施例的范围限制为单个实施例，而是通过交换所描述或所示元件中的一些或所有元件来实现其他实施例。此外，在本实施例的某些元件可以使用已知部件部分或完全实现的情况下，将仅描述理解本实施例所必需的这些已知部件的那些部分，以及这些已知部件的其它部分的详细描述将被省略，以免使本实施例变得模糊。被描述为以软件实现的实施例不应该被限制于此，而是可以包括以硬件实现的实施方式，或软件和硬件的组合，反之亦然，这对本领域技术人员将是显而易见的，除非另有说明。在本说明书中，表示特殊组件的实施例不应被认为是限制性的；相反，本公开旨在涵盖包括多个相同组件的其他实施例，反之亦然，除非本文另有明确说明。此外，申请人不打算在说明书或权利要求中的任何术语被归为不常见或特殊的含义，除非明确阐明。此外，本实施例包括本文通过说明的方式参考的已知组件的当前和将来已知的等同物。金属氧化物半导体场效应晶体管(MOSFET)和双极结晶体管(BJT)器件通常用于CMOS集成电路中的静电放电(ESD)保护，以将任何大的ESD感应电压脉冲钳位到足够低的水平，以避免损坏所涉及的集成电路芯片中的半导体器件和/或金属互连。然而，用于ESD保护的现有的基于双极和MOSFET的钳位器不能保护导通电压低于所使用的ESD钳位器的触发电压的任何半导体器件。因此，如果发生ESD事件，则半导体器件以及被保护的集成电路芯片可能失效。可以利用包括多个并联连接的电压钳位器的多指ESD保护装置来实现比单个钳位器高得多的ESD电流导通性能。然而，现有的高电压(例如>20V)NPN和NMOS型ESD钳位器显示出高的回跳特性并具有低的保持电压(例如，比它们的触发电压低<5V)。因此，在现有的多指ESD保护装置中使用的个别NPN和NMOS型高压钳位器会无意地导通，从而在ESD事件期间，ESD电流不会通过多个指状物均匀分布。因此，导电指状物和多指ESD保护装置都可能会失效。然而，如下所述，尽管存在基于双极型和基于MOSSFET的ESD钳位器的上述问题，但是本专利技术以可在ESD事件期间一致触发的多指双极型和基于MOSSFET的ESD钳位器的新颖布局方法和结构来解决这些和其他相关问题。本专利技术的实施例提供了一种用于多指ESD保护装置的增强布局。在一个示例性实施例中，多指ESD保护装置包括多个MOSFET器件，例如并联连接的多个接地栅极NMOS(ggNMOS)晶体管器件。在另一个实施例中，MOSFET器件包括多个ggPMOS晶体管器件。在另一个实施例中，多指ESD保护装置包括并联连接的多个NPN晶体管器件。在另一个实施例中，多指ESD保护装置包括并联连接的多个PNP晶体管器件。在任何情况下，被用作基于多指NPN(或基于多指PNP)的多指ESD保护装置中的电压钳位器的NPN(或PNP)晶体管的基极触点设置在多指ESD保护装置的相对边缘处并且垂直于指状物在多指ESD保护装置中的取向而定向。类似地，用作基于多指NMOS(或基于多指PMOS)的多指ESD保护装置中的电压钳位器的NMOS(或PMOS)晶体管的主体触点设置在多指ESD保护装置的相对边缘处并且垂直于多指ESD保护装置中的指状物的取向而定向。因此，根据本申请的教导，多指ESD保护装置中的每个指状物将具有相同的基极电阻或体电阻，并且最大电阻将在每个指状物的中心。因此，由于所有的指状物具有相同的电阻，所以如果出现ESD事件，所有的指状物将同时导通，这有助于确保各个钳位器的一致触发，从而使所涉及的ESD保护装置的载流能力最大化。图1示出了可用于多指ESD保护装置中以实现本专利技术的一个示例性实施例的示例性ESD钳位装置100的侧视截面图。参考图1，示例性ESD钳位装置100包括MOSFET器件102。对于该实施例，MOSFET器件102是ggNMOS晶体管器件。然而，在另一个实施例中，可以利用任何合适的MOS晶体管器件(例如，NMOS或PMOS)来实现MOSFET器件102。例如，如果ggPMOS晶体管中相应的寄生PNP双极晶体管的β值足够高，则MOSFET本文档来自技高网...

【技术保护点】
一种多指静电放电(ESD)保护装置，包括：沿第一方向定向的多个相邻的ESD钳位装置，其中所述多个相邻的ESD钳位装置中的每个ESD钳位装置包括输入/输出(I/O)焊盘和被配置为耦合到参考电位的触点；和与所述多个相邻ESD的钳位装置相关联的多个触点，其中所述多个触点沿垂直于所述第一方向的第二方向定向。

【技术特征摘要】
2016.04.26 US 62/327,726;2017.03.29 US 62/478,4611.一种多指静电放电(ESD)保护装置，包括：沿第一方向定向的多个相邻的ESD钳位装置，其中所述多个相邻的ESD钳位装置中的每个ESD钳位装置包括输入/输出(I/O)焊盘和被配置为耦合到参考电位的触点；和与所述多个相邻ESD的钳位装置相关联的多个触点，其中所述多个触点沿垂直于所述第一方向的第二方向定向。2.根据权利要求1所述的多指ESD保护装置，其中所述多个相邻的ESD钳位装置包括所述多指ESD保护装置的多个指状物。3.根据权利要求1所述的多指ESD保护装置，其中所述多个相邻的ESD钳位装置包括多个MOSFET器件，并且所述多个触点包括多个主体触点。4.根据权利要求1所述的多指ESD保护装置，其中所述多个相邻的ESD钳位装置包括多个NPN晶体管器件，并且所述多个触点包括多个基极触点。5.根据权利要求3所述的多指ESD保护装置，其中所述多个MOSFET器件包括多个接地栅极NMOS(ggNMOS)晶体管器件。6.根据权利要求3所述的多指ESD保护装置，其中所述多个MOSFET器件包括多个ggPMOS晶体管器件。7.根据权利要求1所述的多指ESD保护装置，其中所述多个相邻的ESD钳位装置包括多个PNP晶体管器件。8.根据权利要求1所述的多指ESD保护装置，其中与所述多个相邻的ESD钳位装置相关联的所述多个触点布置在所述多指ESD保护装置的两个相对的边缘处。9.根据权利要求1所述的多指ESD保护装置，其中所述多指ESD保护装置形成在半导体集成电路、晶片、芯片或管芯上。10.一种形成多指ESD保护装置的方法，包括：形成多个相邻的ESD钳位装置；沿第一方向定向所述多个相邻的ESD钳位装置；形成与所述多个相邻的ESD钳位装置相关联的多个触点；和沿垂直于所述第一方向的第二方向定向所述多个触点。11.根据权利要求10所述的方法，其中形成所...

【专利技术属性】
技术研发人员：阿布·T·卡比尔，
申请(专利权)人：英特矽尔美国有限公司，
类型：发明
国别省市：美国,US