多晶硅基接口保护制造技术

公开了多晶硅基接口保护。半导体器件包括布置在半导体衬底中的晶体管的有源器件。隔离层布置在半导体衬底处，多晶硅衬底层布置在隔离层和半导体衬底上方。多晶硅衬底层包括晶体管的接口保护电路的半导体器件区域。

Polysilicon based interface protection

Polysilicon substrate interface protection is disclosed. A semiconductor device includes an active device arranged in a semiconductor substrate. The isolation layer is arranged on the semiconductor substrate, and the polysilicon substrate layer is arranged above the isolation layer and the semiconductor substrate. The polysilicon substrate layer includes the semiconductor device region of the interface protection circuit of the transistor.

【技术实现步骤摘要】
多晶硅基接口保护
本专利技术一般地涉及半导体器件，特别地涉及基于多晶硅的接口保护。
技术介绍
电力过载(EOS)被认为是器件或集成电路(IC)暴露于超过其绝对最大额定值的电流或电压。由于电压过冲，可能会发生EOS，导致高的破坏性电流。一种类型的EOS是静电放电(ESD)，其被称为静电电荷在不同静电电位下在本体或表面之间的转移。由于电荷从充电的本体的突然放电，可能发生ESD。当不同地充电的对象靠近在一起时或者当它们之间的电介质击穿时，发生ESD，通常产生可见的火花。在1ns至200ns的非常短的时间段内，在0.1A至30A的典型范围内，ESD为高电流事件。很多IC包括被设计用于保护IC免于诸如ESD事件和浪涌等瞬态电压的静电放电(ESD)保护电路。ESD保护电路通常被设计为在ESD事件期间导通并且形成电流放电路径以分流大的ESD电流并将输入/输出(I/O)和电源焊盘的电压钳位到足够低以防止IC被损坏的电平。例如，电流分流路径通常由提供具有相对低的导通电阻的传导路径的有源器件来提供。ESD保护电路通常确保低电阻路径，以防止电压建立到潜在的损坏水平。除了上述的初级ESD保护电路之外，深亚微本文档来自技高网...

【技术保护点】
一种半导体器件，包括：晶体管的有源器件，其布置在半导体衬底中；隔离层，其布置在所述半导体衬底处；以及多晶硅衬底层，其布置在所述隔离层和所述半导体衬底上方，所述多晶硅衬底层包括所述晶体管的接口保护电路的半导体器件区域。

【技术特征摘要】
2016.05.09 US 15/149,5271.一种半导体器件，包括：晶体管的有源器件，其布置在半导体衬底中；隔离层，其布置在所述半导体衬底处；以及多晶硅衬底层，其布置在所述隔离层和所述半导体衬底上方，所述多晶硅衬底层包括所述晶体管的接口保护电路的半导体器件区域。2.根据权利要求1所述的半导体器件，其中所述接口保护电路被配置为保护所述晶体管免于在耦合到所述晶体管的内部或外部输入/输出节点处的静电放电电流。3.根据权利要求1所述的半导体器件，其中所述半导体器件区域包括二极管、晶体管和电阻器中的一项或多项。4.根据权利要求1所述的半导体器件，其中所述接口保护电路包括：第一掺杂类型的第一器件区域，其布置在所述多晶硅衬底层的第一区域中；以及第二掺杂类型的第二器件区域，其布置在所述多晶硅衬底层的所述第一区域中，所述第二掺杂类型与所述第一掺杂类型相反，所述第一器件区域和所述第二器件区域形成第一二极管。5.根据权利要求4所述的半导体器件，所述接口保护电路还包括：第一掺杂类型的第三器件区域，其布置在所述多晶硅衬底层的第二区域中，所述第二区域通过第一沟槽隔离与所述第一区域分离，所述第三器件区域形成电阻器。6.根据权利要求5所述的半导体器件，所述接口保护电路还包括：所述第二掺杂类型的第四器件区域，其布置在所述多晶硅衬底层的所述第二区域中，所述第三器件区域和所述第四器件区域形成第二二极管。7.根据权利要求6所述的半导体器件，其中所述晶体管包括通过所述接口保护电路耦合到信号线的栅极，其中所述电阻器耦合在所述信号线与所述晶体管的栅极之间，并且其中所述第一二极管耦合在所述信号线与负的电源线之间，并且所述第二二极管耦合在所述信号线与正的电源线之间。8.根据权利要求6所述的半导体器件，其中所述晶体管包括通过所述接口保护电路耦合到信号线的漏极，其中所述电阻器耦合在所述信号线与所述晶体管的漏极之间，并且其中所述第一二极管耦合在所述信号线与负的电源线之间，并且所述第二二极管耦合在所述信号线与正的电源线之间。9.根据权利要求6所述的半导体器件，所述接口保护电路包括：所述第一掺杂类型的第五器件区域，其布置在所述多晶硅衬底层的第三区域中；以及所述第二掺杂类型的第六器件区域，其布置在所述多晶硅衬底层的所述第三区域中，所述第三区域通过第二沟槽隔离与所述第二区域分离，所述第五器件区域和所述第六器件区域形成第三二极管。10.根据权利要求9所述的半导体器件，其中所述晶体管包括通过所述接口保护电路耦合到信号线的栅极，其中所述第一二极管耦合在所述信号线与参考电源线之间，其中所述第二二极管和所述第三二极管堆叠在所述信号线与所述参考电源线之间，并且其中所述电阻器耦合在所述信号线与所述晶体管的栅极之间。11.根据权利要求5所述的半导体器件，所述接口保护电路还包括：所述第二掺杂类型的第四器件区域，其布置在所述多晶硅衬底层的第三区域中，所述第三区域通过第二沟槽隔离与所述第二区域分离；所述第二掺杂类型的第五器件区域，其布置在所述多晶硅衬底层的所述第三区域...

【专利技术属性】
技术研发人员：G·朗古斯，A·B·伊勒，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE