一种基于FPGA的SD卡测试系统及方法技术方案

本发明专利技术提出了一种基于FPGA的SD卡测试系统，FPGA内部控制电路包括时钟发生与管理模块、PRBS图形发生模块、发送模块、接收模块、命令控制模块、数据处理模块、序列同步模块以及接口控制模块；FPGA通过接口控制模块接收上位机的命令，并将命令或者数据送至数据处理模块；数据处理模块判断命令后进行下一步操作，当正常发送接收测试和命令测试时，PRBS图形发生模块以及序列同步模块不使能，接收数据直接由接收模块发送至数据处理模块；当上位机选择误码测试时，PRBS图形发生模块与序列同步模块启用。本发明专利技术的测试系统及方法可以对SD卡进行单条指令测试，灵活性高，而且满足长时间高速测试要求。

SD card test system and method based on FPGA

The invention provides an SD card test system based on FPGA, FPGA internal control circuit comprises a clock generation module and management module, PRBS graphics module, sending module, receiving module, command control module, data processing module, sequence synchronization module and interface control module; FPGA through the interface control module receives the commands from the host, and the command or data to the data processing module; data processing module judges the command after the next operation, when sending and receiving normal testing and command test, PRBS graphics module and sequence synchronization module is not enabled, receive data directly from the receiving module to the data processing module; when the PC selection error test, PRBS the graphics module and sequence synchronization module is enabled. The testing system and method of the invention can test the single instruction of the SD card, have high flexibility, and meet the requirements of long time and high speed test.

【技术实现步骤摘要】
一种基于FPGA的SD卡测试系统及方法
本专利技术涉及测试
，特别涉及一种基于FPGA的SD卡测试系统，还涉及一种基于FPGA的SD卡测试方法。
技术介绍
随着信息时代的到来，智能手机也成了人们办公、交流、娱乐的工具，伴随而来的就是大量手机软件的出现，这对各种移动设备的存储要求更高了，而SD(SecUreDigitalMemoryCard)卡作为大容量存储器得到了越来越广泛地应用。SD卡的性能好坏直接关系到人们生产和生活中正在进行的工作的安全性和可靠性，一方面由于闪存卡和U盘的结构简单、技术门槛低，并且有大量的闪存颗粒残次品销往中国；另一方面正品厂家由于移动存储产品的利润单薄，减少打假投入，这些主观和客观因素都造成伪劣闪存卡和U盘的泛滥成灾。所以，SD卡的性能验证和测试就显得尤其重要。目前，测试SD卡的方式主要有两种，一种是使用SD卡控制器的电路模块或相应芯片，比如SD卡读卡器；第二种是将I/O口直接与SD卡接口进行连接，从而用软件模拟SD卡的时序来控制其读写，比如一些单片机有专门的SD卡接口。使用专用的SD卡控制芯片的方式增加了电路的复杂度，提高了设计成本。而直接用软件测试虽本文档来自技高网...

【技术保护点】
一种基于FPGA的SD卡测试系统，其特征在于，FPGA内部控制电路包括时钟发生与管理模块、PRBS图形发生模块、发送模块、接收模块、命令控制模块、数据处理模块、序列同步模块以及接口控制模块；FPGA通过接口控制模块接收上位机的命令，并将命令或者数据送至数据处理模块；数据处理模块判断命令后进行下一步操作，当正常发送接收测试和命令测试时，PRBS图形发生模块以及序列同步模块不使能，接收数据直接由接收模块发送至数据处理模块；当上位机选择误码测试时，PRBS图形发生模块与序列同步模块启用。

【技术特征摘要】
1.一种基于FPGA的SD卡测试系统，其特征在于，FPGA内部控制电路包括时钟发生与管理模块、PRBS图形发生模块、发送模块、接收模块、命令控制模块、数据处理模块、序列同步模块以及接口控制模块；FPGA通过接口控制模块接收上位机的命令，并将命令或者数据送至数据处理模块；数据处理模块判断命令后进行下一步操作，当正常发送接收测试和命令测试时，PRBS图形发生模块以及序列同步模块不使能，接收数据直接由接收模块发送至数据处理模块；当上位机选择误码测试时，PRBS图形发生模块与序列同步模块启用。2.如权利要求1所述的一种基于FPGA的SD卡测试系统，其特征在于，对SD卡单条指令测试分为两个阶段：第一个阶段为初始化阶段，第二个阶段为数据传输阶段。3.如权利要求2所述的一种基于FPGA的SD卡测试系统，其特征在于，所述初始化阶段具体过程如下：步骤1：FPGA先发送CMD0命令；步骤2：FPGA发送CMD8命令，等待SD卡响应；若超时后无响应，FPGA返回状态字0x01，并进行步骤3；若响应正确，则FPGA进行步骤3；若响应错误，则FPGA返回状态字0x02，停止测试；步骤3：FPGA发送CMD55+ACMD41命令等待SD卡响应；如果无响应，则FPGA返回状态字0x03，停止测试；如果响应为busy，则FPGA重复步骤3；如果响应为ready，则进行步骤4，并根据状态存储器中状态字判断出SD卡的类型；步骤4：FPGA发送CMD2命令等待响应；无响应，则FPGA返回状态字0x04，停止测试；有响应，则FPGA存储响应值，该响应值为SD卡的CID信息，然后进入步骤5；步骤5：FPGA发送CMD3命令等待响应；无响应，则FPGA返回状态字0x05，停止测试；有相应，则FPGA存储响应值，该响应值为卡的相对地址，在传输阶段需要用到该值，然后进入步骤6；步骤6：初始化阶段完成进入数据传输阶段，等待上位机指令。4.如权利要求2所述的一种基于FPGA的SD卡测试系统，其特征在于，所述数据传输阶段完全由上位机发送操作指令，FPGA控制实现SD卡测试；上位机操作包括传输速率选择、SD卡模式选择、误码测试以及PRBS码型选择；FPGA中的数据处理模块进行数据的传输以及状态判断，上位机根据状态字显示状态。5.如权利要求1所述的一种基于FPGA的SD卡测试系统，其特征在于，所述时钟发生与管理模块测试SD卡在不同传输速率下的性能；上位机设置好传输速率后将控制字发送至下位机，时钟发生与管理模块根据控制字产生所需要的时钟发送至SD卡的时钟引脚；在不同速率下选择相同的PRBS序列，经过相同一段时间后根据误码率判断传输性能。...

【专利技术属性】
技术研发人员：张磊，胡亚平，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：山东,37