一种双时域动态变频测试方法技术

本发明专利技术提出一种双时域动态变频测试方法，包括下列步骤：在ATE上采用低速的参考频率，作为通信用频率；在ATE上通过BIST电路对芯片内部的PLL电路进行设置，产生并获取高频信号；通过计算获得外部时钟与内部高速时钟的同步等待时间，以及内部高速指令运行的次数；当内外部时钟域同步后即可检测到当前内部高速时钟域指令运行的结果；通过在外部时钟域不断变更PLL设定，实现对内部高速时域的变频，直到检测到最大极限频率。本发明专利技术提出的双时域动态变频测试方法，实现高速芯片变频运行下，采用外围低速ATE对其性能的测试。

【技术实现步骤摘要】
一种双时域动态变频测试方法
本专利技术涉及半导体集成电路测试领域，且特别涉及一种双时域动态变频测试方法。
技术介绍
半导体自动化测试系统(ATE),用于检测集成电路功能的完整性,为集成电路生产制造的最后流程,以确保集成电路生产制造的品质。现有的半导体自动化测试系统(ATE)通用工作原理，是针对被测存储器芯片进行选址后，通过输入输出管脚上的电平信号，读写数据到测试机内部的比较器，对比预期值和实测逻辑值获得PASS/FAIL的结果的测试过程。芯片速度不断提高，ATE受设备限制以及探针卡引线等因素限制无法实现高速测试。BIST(内建自测)是在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备(ATE)的依赖程度。然而采用BIST模式又存在外部与内部时钟不同步、内部实际频率不可知的限制。要准确获得内部运行频率并检测到内部电路极限运行频率有一定的困难。
技术实现思路
本专利技术提出一种双时域动态变频测试方法，实现芯片内部高速时域的变频操作，最终获得芯片内部极限频率的特性。为了达到上述目的，本专利技术提出一种双时域动态变频测试方法，包括下列步骤：在ATE上采用低本文档来自技高网...

【技术保护点】
一种双时域动态变频测试方法，其特征在于，包括下列步骤：在ATE上采用低速的参考频率，作为通信用频率；在ATE上通过BIST电路对芯片内部的PLL电路进行设置，产生并获取高频信号；通过计算获得外部时钟与内部高速时钟的同步等待时间，以及内部高速指令运行的次数；当内外部时钟域同步后即可检测到当前内部高速时钟域指令运行的结果；通过在外部时钟域不断变更PLL设定，实现对内部高速时域的变频，直到检测到最大极限频率。

【技术特征摘要】
1.一种双时域动态变频测试方法，其特征在于，包括下列步骤：在ATE上采用低速的参考频率，作为通信用频率；在ATE上通过BIST电路对芯片内部的PLL电路进行设置，产生并获取高频信号；通过计算获得外部时钟与内部高速时钟的同步等待时间，以及内部高速指令运行的次数；当内外部时钟域同步后即可检测到当前内部高速时钟域指令运行的结果；通过在外部时钟域不断变更PLL设定，实现对内部高速时域的变频，直到检测到最大极限频率。2.根据权利要求1所述的双时域动态变频测试方法，其特征在于，所述获取PLL电路高频信号为通过以...

【专利技术属性】
技术研发人员：武建宏，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31