具有高分辨率的时间数字转换器制造技术

本发明专利技术提供一种具有高分辨率的时间数字转换器，其包括计数器、参考值产生器以及比较器。计数器依据频率信号对输入信号进行取样以计算输入信号的脉宽。参考值产生器依据频率信号对标尺信号进行取样以产生参考值。其中，频率信号的频率大于标尺信号的频率，且标尺信号的频率大于输入信号的频率。比较器耦接至计数器以及参考值产生器，比较输入信号的脉宽以及参考值以产生计数结果。本发明专利技术可改善因环境干扰而导致计数结果不够精确的问题，进而实现高分辨率，并兼具低功耗的优点。

【技术实现步骤摘要】
具有高分辨率的时间数字转换器
本专利技术涉及一种时间数字转换器，尤其涉及一种能够改善环境干扰且应用全数字式的具有高分辨率的时间数字转换器。
技术介绍
随着集成电路的发展，将传感器所获得的感测信息转换为数字码的形式，可以实现更加广泛的运用。其中，对于时间量测系统而言，时间数字转换器可藉由时间宽度来表示感测信息，并通过振荡器对时间宽度进行计数，从而将感测信息转换为数字形式的输出。在现有技术中，时间数字转换器一般仅通过在前级设置比较器来过滤时间感测信号中的噪声成分。但是，制程、电压、温度等环境变异可能在计数过程中造成干扰。此外，高能源转换效率以及高精确度的需求也逐渐增加。因此，如何有效改善上述问题，已成为时间数字转换器的一个重点技术。
技术实现思路
本专利技术提供一种具有高分辨率的时间数字转换器，可改善因环境干扰而导致计数结果不够精确的问题，进而实现高分辨率，并兼具低功耗的优点。本专利技术提出一种具有高分辨率的时间数字转换器，其包括计数器、参考值产生器以及比较器。计数器依据频率信号对输入信号进行取样以计算输入信号的脉宽。参考值产生器依据频率信号对标尺信号进行取样以产生参考值，其中频率信号的频率大于标尺信号的频率，且标尺信号的频率大于输入信号的频率。比较器耦接至计数器以及参考值产生器，比较输入信号的脉宽以及参考值以产生计数结果。本专利技术另提出一种具有高分辨率的时间数字转换器，其包括锁相回路装置、双边缘检测电路以及计数器。锁相回路装置提供频率信号。双边缘检测电路耦接至锁相回路装置，依据输入信号的上升缘以及下降缘来检测频率信号的逻辑准位，并反应于检测到的频率信号的逻辑准位以产生控制信号。计数器耦接至锁相回路装置以及双边缘检测电路，依据控制信号以决定是否执行计数动作，其中当计数器执行计数动作时，计数器依据频率信号对输入信号进行取样以输出输入信号对应的计数结果。基于上述，本专利技术实施例利用标尺信号所产生的参考值来反应频率信号的频率变化，并且比较输入信号的脉宽与参考值以计算两者的相对比例，藉此获得输入信号对应的计数结果。如此一来，可以有效消除环境变异对计数精准度所造成的影响，达到高分辨率的需求，并兼具良好的能源使用效率。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是依照本专利技术一实施例所显示的一种具有高分辨率的时间数字转换器的方框示意图；图2是依照本专利技术另一实施例所显示的一种具有高分辨率的时间数字转换器的方框示意图；图3是依照本专利技术一实施例所显示的具有高分辨率的时间数字转换器的信号波形图；图4是依照本专利技术另一实施例所显示的一种具有高分辨率的时间数字转换器的方框示意图；图5是依照本专利技术另一实施例所显示的具有高分辨率的时间数字转换器的信号波形图；图6是依照本专利技术另一实施例所显示的一种具有高分辨率的时间数字转换器的方框示意图。附图标记：100、200、400、600：时间数字转换器110、210、222、234、236、430、610：计数器120、620：参考值产生器130、630：比较器224：闩锁器226：延迟电路232：比较电路240、250：与门410：锁相回路装置420、640、650：双边缘检测电路BUF1、BUF2、BUF3：缓冲器CLK、CLK1、CLK2：频率信号CK：频率输入端COMP：比较结果CRE：计数结果CTL、CTL1、CTL2：控制信号CTRES：计数重置信号EN：致能端F：小数部分FE：下降缘LATEN：闩锁致能信号PW1、PW2、PW21、PW22：脉宽P1、P2、P3：脉冲Q：商数R、R1、R2：参考值RE：上升缘RN：重置端SIN：输入信号SRU：标尺信号SS1、SS2：取样结果T1、T2、TS、TLAST1、TLAST2：区间TP1、TP2：时间点TCK：周期具体实施方式为了实现高分辨率的全数字式时间数字转换器，本专利技术实施例利用标尺信号产生参考值来反应频率信号的频率变化，并计算输入信号的脉宽与参考值的相对比例，以获得输入信号对应的计数结果。通过计算相对比例的方式，可以有效消除环境变异对计数精准度所造成的影响。此外，上述架构也可提供小数部分的计数功能，能够有效提升分辨率，并兼具良好的能源使用效率。另一方面，本专利技术实施例还可藉由输入信号的边缘检测，除了在检测到输入信号为上升缘之后启动计数功能之外，还可进一步地依据当输入信号为下降缘时的频率信号的逻辑准位来决定是否计数，藉此改善最后一位位的计数精确度。因此，时间数字转换器整体的分辨率可获得提升。请参照图1，图1是依照本专利技术一实施例所显示的一种具有高分辨率的时间数字转换器的方框示意图。时间数字转换器100包括计数器110、参考值产生器120以及比较器130，其中比较器130耦接至计数器110以及参考值产生器120。计数器110依据频率信号CLK对输入信号SIN进行取样以计算输入信号SIN的脉宽PW1。参考值产生器120依据频率信号CLK对标尺信号SRU进行取样以产生参考值R。比较器130比较输入信号SIN的脉宽PW1以及参考值R以产生计数结果CRE。在本实施例中，频率信号CLK的频率可大于标尺信号SRU的频率，且标尺信号SRU的频率可大于输入信号SIN的频率。因此，本实施例便可依据频率信号CLK来分别对标尺信号SRU以及输入信号SIN进行取样，并可计算输入信号SIN的脉宽相对于参考值R的比例(以下称为相对比例)以作为输入信号SIN的计数结果CRE。值得注意的是，参考值产生器120可依据频率信号CLK对标尺信号SRU进行取样，以计算标尺信号SRU的脉宽，并依据标尺信号SRU而周期性地闩锁标尺信号SRU的脉宽以产生参考值R。也就是说，频率信号CLK随环境参数的变异能够实时地反应在参考值R上。之后，由于比较器130是依照调整后的参考值R来对输入信号SIN的脉宽PW1进行计数，故可有效消除环境变异对计数精准度的干扰。另外，标尺信号SRU的脉宽例如是依据一预设电容变化量所决定。默认电容变化量可以是一默认值，或可由用户自行设定。在这样的架构下，标尺信号SRU可例如通过一差动电容感测电路(differentialcapacitivesensingcircuit)以及一电容时间转换器(capacitance-to-timeconverter)来产生。更具体地说，差动电容感测电路可用来感测上述的预设电容变化量，并以数字格式来输出与默认电容变化量对应的感测信号。接着，电容时间转换器可将上述的感测信号转换为标尺信号SRU的脉宽，并将所产生的标尺信号SRU提供至时间数字转换器100。类似地，输入信号SIN也例如是依据差动电容感测电路所感测到的电容变化量所决定。因此，从另一角度而言，本实施例的时间数字转换器100也可视为一电容读取电路。上述产生标尺信号SRU的实施方式仅为举例，本专利技术对此不限制。附带一提的，在实际的应用上，频率信号CLK可例如由全数字锁相回路(all-digitalphase-lockedloop)装置或是其他的频率产生器所提供，本专利技术对此不限制。请参照图2，图2是依照本专利技术另一实施例所显示的一种具有高分辨率的时间数字转换器的方框示意图。时间数字转换器200包括计数器210、参考值产生器、比较器本文档来自技高网...

【技术保护点】
一种具有高分辨率的时间数字转换器，其特征在于，包括：第一计数器，依据频率信号对输入信号进行取样以计算所述输入信号的第一脉宽；参考值产生器，依据所述频率信号对标尺信号进行取样以产生参考值，其中所述频率信号的频率大于所述标尺信号的频率，且所述标尺信号的频率大于所述输入信号的频率；以及比较器，耦接至所述第一计数器以及所述参考值产生器，比较所述输入信号的所述第一脉宽以及所述参考值以产生计数结果。

【技术特征摘要】
1.一种具有高分辨率的时间数字转换器，其特征在于，包括：第一计数器，依据频率信号对输入信号进行取样以计算所述输入信号的第一脉宽；参考值产生器，依据所述频率信号对标尺信号进行取样以产生参考值，其中所述频率信号的频率大于所述标尺信号的频率，且所述标尺信号的频率大于所述输入信号的频率；以及比较器，耦接至所述第一计数器以及所述参考值产生器，比较所述输入信号的所述第一脉宽以及所述参考值以产生计数结果。2.根据权利要求1所述的时间数字转换器，其特征在于，所述参考值产生器依据所述频率信号对所述标尺信号进行取样以计算所述标尺信号的第二脉宽，并依据所述标尺信号而周期性地闩锁所述第二脉宽以产生所述参考值。3.根据权利要求2所述的时间数字转换器，其特征在于，所述参考值产生器包括：第二计数器，依据所述频率信号对所述标尺信号进行取样以计算所述标尺信号的所述第二脉宽，并依据所述标尺信号的反向信号以执行重置动作；以及闩锁器，耦接于所述第二计数器以及所述比较器之间，依据所述标尺信号的逻辑准位以决定传送所述标尺信号的所述第二脉宽来作为所述参考值或闩锁所述标尺信号的所述第二脉宽来产生所述参考值。4.根据权利要求3所述的时间数字转换器，其特征在于，所述参考值产生器还包括：延迟电路，耦接至所述第二计数器以及所述闩锁器，接收所述标尺信号，并依序延迟所述标尺信号以分别产生闩锁致能信号以及计数重置信号，其中所述延迟电路输出所述闩锁致能信号至所述闩锁器的致能端，以及输出所述计数重置信号至所述第二计数器的重置端。5.根据权利要求4所述的时间数字转换器，其特征在于，所述延迟电路包括串连耦接的第一缓冲器以及第二缓冲器。6.根据权利要求2所述的时间数字转换器，其特征在于，所述标尺信号的所述第二脉宽依据预设电容变化量所决定。7.根据权利要求1所述的时间数字转换器，其特征在于，所述比较器包括：比较电路，耦接至所述第一计数器以及所述参考值产生器，比较所述参考值以及所述第一脉宽以输出比较结果；第三计数器，耦接至所述比较电路，对所述比较结果进行计数，以产生依据所述参考值对所述第一脉宽进行除法运算的商数；以及第四计数器，耦接至所述比较电路以及所述参考值产生器，依据所述参考值对所述第一脉宽进行除法运...

【专利技术属性】
技术研发人员：李镇宜，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71