数字时间转换器杂散抑制制造技术

本申请涉及数字时间转换器杂散抑制，讨论了用于改进数字时间转换器(DTC)的杂散频率性能的装置和方法。在示例中，该方法可包括在第一时刻在数字时间转换器的选择逻辑处接收代码，选择DTC的第一延迟路径以提供与代码相关联的延迟，将第二延迟路径与代码相关联，在第二时刻在选择逻辑处接收代码，并且选择DTC的第二延迟路径以提供与代码相关联的延迟。

【技术实现步骤摘要】

本申请涉及数字时间转换器。
技术介绍
数字时间转换器(digital-to-timer converter，DTC)被计划引入蜂窝式无线电路。通过无需使每个发送和接收频率都需要本地振荡器，DTC能够为宽带LTE (LTE-A)、多输入多输出(MHTO)上行链路、带间和非毗邻的带内载波聚合简化无线架构。DTC常常可包括多个级以提供所期望的频率或所期望的相位调制。一些级可包括用以提供输出相位信号的插值器(interpolator)电路，其中该输出相位信号与由DTC的上游级生成的时间偏移信号有关。在某些情况下，DTC的处理路径特性可能因为频率相关电路噪声中的向上变频而导致显著的频率杂散(spur)。【附图说明】本文的附图不一定按照比例绘制，其中相似的标号可能在不同的图中描述类似的组件。具有不同的字母后缀的相似的标号可表示类似的组件的不同的实例。附图大体上通过示例的方式而非限制的方式说明本文件中所讨论的各实施例。图1大体上示出了示例性的基于DTC的架构；图2大体上示出了示例性的基于多DTC的架构的一部分；图3大体上示出了本地振荡器和示例DTC ；图4大体上示出了用于抑制DTC的杂散本文档来自技高网...

【技术保护点】
一种数字时间转换器(DTC)，被配置成接收具有第一频率的本地振荡器信号并且提供具有与所述第一频率不同的第二频率的输出信号，所述DTC包括：一个或多个延迟级，该延迟级用于提供所述输出信号；选择逻辑，该选择逻辑被配置成在第一时刻接收第一代码以向所述一个或多个延迟级中的每一个提供第一延迟定位点，在第二时刻接收所述第一代码并且向所述一个或多个延迟级提供第二延迟定位点，其中所述第一代码代表用于提供第一DTC延迟的频率包络；并且其中所述选择逻辑被配置成通过使用所述第一延迟定位点和所述第二延迟定位点来不同地选择所述一个或多个延迟级中的至少一个的组件以提供所述第一DTC延迟。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：斯蒂芬·特尔蒂尼克，彼得·普瑞勒，托马斯·迈耶，
申请(专利权)人：英特尔IP公司，
类型：发明
国别省市：美国;US