【技术实现步骤摘要】
本专利技术属于频率合成器杂散抑制
,特别涉及一种分数分频频率合成器杂 散抑制方法。
技术介绍
在传统的单一整数锁相环(PLL)频率合成器中,锁相环输出的频率间隔与鉴相频 率相等,要实现较精细的频率间隔,程序分频要增大,此时锁相环输出的相噪会恶化,而频 率分辨率越高,则鉴相频率越低,环路进入锁定的暂态时间就越长。所以传统的单一整数 PLL频率合成器是无法同时实现较高的频率分辨率和较快的频率转换时间的。分数分频频 率合成器很好的解决了传统的单一整数锁相环高鉴相频率与高的频率分辨率不能同时实 现的矛盾,也解决了传统的单一整数锁相环相位噪声和频率转换时间的矛盾,因此近年来 分数分频频率合成器得到了广泛应用,分数分频频率合成器有以下三种实现方法:小数分 频频率合成器、DDS (直接数字式频率合成)+PLL频率合成器、全数字式DDS频率合成器。然 而,由于分数分频比实际上是不同时间段的整数分频比的平均分频比,所以这三种分数分 频频率合成器都存在一个共同缺点:就是由于不同时段的分频比不一样,造成输出端中除 过主频谱外,还存在杂散。
技术实现思路
本专利技术的目的在于提出,本专利技术适用于所 有与分数分频有关的频率合成器。具有杂散抑制彻底,线路简单的特点。 为实现上述技术目的,本专利技术采用如下技术方案予以实现。 -种分数分频频率合成器杂散抑制方法,其特征在于,所述分数分频频率合成器 内具有环路滤波器,所述环路滤波器的带宽为所述分数分频频率合成器杂散抑制方法 包括以下步骤: 得出分数分频频率合成器输出频谱的杂散 ...
【技术保护点】
一种分数分频频率合成器杂散抑制方法,其特征在于,所述分数分频频率合成器内具有环路滤波器,所述环路滤波器的带宽为fL;所述分数分频频率合成器杂散抑制方法包括以下步骤:得出分数分频频率合成器输出频谱的杂散频率与分数分频频率合成器输出频谱的峰值的频率间隔Δf;在所述分数分频频率合成器的基准频率输入端设置一个可变分频器,所述可变分频器用于对基准频率进行M分频或M+1分频,并用于将分频后的信号输出至所述分数分频频率合成器中,M为大于1的自然数;根据分数分频频率合成器的所需输出频率,确定与所述可变分频器的分频系数相对应的分数分频频率合成器的输出频率控制参数;如果Δf≥mfL,则使用可变分频器对基准频率进行M分频,并利用可变分频器将经M分频后的信号输出至所述分数分频频率合成器,m为设定的自然数;如果0<Δf<mfL,则使用可变分频器对基准频率进行M+1分频,并利用可变分频器将经M+1分频后的信号输出至所述分数分频频率合成器;分数分频频率合成器根据分数分频频率合成器的输出频率控制参数,输出所需频率。
【技术特征摘要】
1. 一种分数分频频率合成器杂散抑制方法,其特征在于,所述分数分频频率合成器内 具有环路滤波器,所述环路滤波器的带宽为片;所述分数分频频率合成器杂散抑制方法包 括W下步骤: 得出分数分频频率合成器输出频谱的杂散频率与分数分频频率合成器输出频谱的峰 值的频率间隔Af ; 在所述分数分频频率合成器的基准频率输入端设置一个可变分频器,所述可变分频器 用于对基准频率进行M分频或M+1分频,并用于将分频后的信号输出至所述分数分频频率 合成器中,M为大于1的自然数;根据分数分频频率合成器的所需输出频率,确定与所述可 变分频器的分频系数相对应的分数分频频率合成器的输出频率控制参数;如果Af > m片, 则使用可变分频器对基准频率进行M分频,并利用可变分频器将经M分频后的信号输出至 所述分数分频频率合成器,m为设定的自然数;如果0< A f<mfV,则使用可变分频器对基准频 率进行M+1分频,并利用可变分频器将经M+1分频后的信号输出至所述分数分频频率合成 器; 分数分频频率合成器根据分数分频频率合成器的输出频率控制参数,输出所需频率。2. 如权利要求1所述的一种分数分频频率合成器杂散抑制方法,其特征在于,所述分 数分频频率合成器为小数分频频率合成器,所述小数分频频率合成器包括鉴相器、小数分 频器、分频系数为整数R的参考分频器,所述参考分频器用于接收基准频率,所述参考分频 器的输出端电连接鉴相器的一个输入端;所述鉴相器的输出端依次串接有环路滤波器和压 控振荡器,所述压控振荡器的输出端在串接小数分频器之后电连接所述鉴相器的另一个输 入端,所述压控振荡器用于输出所需频率;所述分数分频频率合成器的输出频率控制参数 为所述小数分频频率合成器的分频系数; 在设置可变分频器之后,根据分数分频频率合成器的所需输出频率、参考分频器的分 频系数,确定与所述可变分频器的分频系数相对应的小数分频频率合成器...
【专利技术属性】
技术研发人员:李关策,毛鸿书,赵玉振,
申请(专利权)人:陕西烽火电子股份有限公司,
类型:发明
国别省市:陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。