频率合成器制造技术

本发明专利技术涉及频率合成器，包括：参考频率模块、锁相环模块、DDS内插单元、带通滤波器以及控制器；其中，所述DDS内插单元包括直接数字频率合成模块和边带抑制混频器；所述参考频率模块分别与所述锁相环模块的第一输入端和直接数字频率合成模块的输入端相连；所述控制器分别与所述锁相环模块的受控端和所述直接数字频率合成模块的受控端相连；所述边带抑制混频器的第一输入端与所述直接数字频率合成模块的输出端相连，所述边带抑制混频器的第二输入端与所述锁相环模块的输出端相连，所述边带抑制混频器的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。边带抑制混频器对多余边带具有很大的抑制能力，简化了带通滤波器的选择性要求。

【技术实现步骤摘要】
频率合成器
本专利技术涉及领域电子科学与
，特别是涉及一种频率合成器。
技术介绍
频率合成器广泛用于无线通信、雷达、仪表测量等系统中，当前频率合成器的设计向着低相噪、高频谱纯度、捷变频、小步进、宽频段等方向发展。采用直接数字频率合成技术与锁相环频率合成技术相结合的频率合成器，具有较高的频率分辨率、较宽输出频段和较快的变频速度等优点。如图1所示，图1为直接数字频率合成技术内插锁相环技术的结构框图。直接数字频率合成技术内插锁相环技术是当前的一种直接数字频率合成技术与锁相环频率合成技术相结合的方案之一。锁相环模块包括分频器、鉴相器、环路滤波器以及压控振荡器。锁相环模块输出信号与直接数字频率合成模块的输出信号混频后，经带通滤波器滤除多余边带后，再经分频器分频，然后输出到鉴相器鉴相。该方案的优点是：频率合成器输出频率的分辨率完全由直接数字频率合成模块决定，可以达到很小的步进，这样可以提高鉴相频率来提高变频速度。直接数字频率合成模块的输出信号不经锁相环模块的倍频，所以直接数字频率合成模块的输出信号相噪和杂散不会在频合输出端恶化。但是，该方案存在一个很大的缺点：带通滤波器设计难度很大。首先，要保证混频后对无用边带的抑制，带通滤波器需要有很好的选择性，否则，边带抑制不够则可能失锁或锁错频率；其次，对于宽频段输出的锁相环模块，则需要带通滤波器的中心频率可调。由于直接数字频率合成模块的输出频率较低，在锁相环模块输出频率很高时，对带通滤波器的选择性要求更苛刻。由于该致命缺点，大大限制了该方案的频率合成器的应用。
技术实现思路
基于此，有必要针对传统技术中的问题提供一种频率合成器，该频率合成器能够大大降低直接数字频率合成技术内插锁相环技术中带通滤波器的要求，简化设计，同时保证锁相环可靠的锁定。本专利技术实施例提供的频率合成器，包括：参考频率模块、锁相环模块、DDS(DirectDigitalSynthesize，直接数字式频率合成)内插单元、带通滤波器以及控制器；其中，所述DDS内插单元包括直接数字频率合成模块和边带抑制混频器；所述参考频率模块分别与所述锁相环模块的第一输入端以及直接数字频率合成模块的输入端相连；所述控制器分别与所述锁相环模块的受控端以及所述直接数字频率合成模块的受控端相连；所述边带抑制混频器的第一输入端与所述直接数字频率合成模块的输出端相连，所述边带抑制混频器的第二输入端与所述锁相环模块的输出端相连，所述边带抑制混频器的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。本专利技术实施例中，由于直接数字频率合成模块通常具有很高的分辨率，因此对于小于锁相环模块鉴相频率的频率步进可以完全由直接数字频率合成模块实现，而锁相环模块只需要整数分频，从而可以完全消除为了取得高分辨率而采用小数分频所引起的小数杂散。同时，直接数字频率合成模块输出的信号和锁相环模块输出的信号经过边带抑制混频器后只输出单边带信号，即保留有用边带(例如上边带)抑制无用边带(例如下边带)，对多余边带具有很大的抑制能力，大大简化了边带抑制混频器后一级的带通滤波器的选择性要求。使得只需要简单的带通滤波器就能够滤除其他杂散，避免了锁相环模块出现失锁或者锁错频率的情况。本专利技术实施例能够降低直接数字频率合成内插锁相环技术的技术实现难度，提升直接数字频率合成内插锁相环技术的技术实用性，同时适用于宽频段频率合成器，使得本专利技术实施例公开的频率合成器，具有变频速度快、频率分辨率高、低相噪、杂散抑制高以及输出频带宽等优点。在一个实施方式中，所述DDS内插单元还包括：低通滤波器，所述低通滤波器的输入端与所述直接数字频率合成模块的输出端相连，所述低通滤波器的输出端与所述边带抑制混频器的第一输入端相连。在一个实施方式中，所述带通滤波器为LC带通滤波器或者LTCC带通滤波器。在一个实施方式中，所述DDS内插单元还包括：放大器，所述放大器的输入端与所述锁相环模块的输出端相连，所述放大器的输出端与所述边带抑制混频器的第二输入端相连。在一个实施方式中，所述放大器为射频小信号放大器。在一个实施方式中，所述边带抑制混频器为单边带混频器或者镜频抑制混频器。在一个实施方式中，所述单边带混频器包括：功分器、第一90°电桥、第二90°电桥、第一混频器和第二混频器；其中，所述功分器的输入端与所述锁相环模块的输出端相连，所述功分器的第一输出端与所述第一混频器的第一输入端相连，所述功分器的第二输出端与所述第二混频器的第一输入端相连；所述第一90°电桥的输入端与直接数字频率合成模块的输出端相连，所述第一90°电桥的零相移端与所述第一混频器的第二输入端相连，所述第一90°电桥的90°相移端与第二混频器的第二输入端相连；所述第一混频器的输出端与所述第二90°电桥的零相移端相连；所述第二混频器的输出端与所述第二90°电桥的90°相移端相连；所述第二90°电桥的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。在一个实施方式中，所述单边带混频器包括正交调制器，所述直接数字频率合成模块包括第一子合成器和第二子合成器，其中所述第一子合成器的输出信号与所述第二子合成器的输出信号频率相同，相位正交；所述第一子合成器的输出端与所述正交调制器的同相端相连，所述第二子合成器的输出端与所述正交调制器的正交端相连；所述正交调制器的本振端与所述锁相环模块的输出端相连，所述正交调制器的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。在一个实施方式中，所述锁相环模块包括集成R分频器、鉴相器和N分频器的锁相环芯片、环路滤波器、压控振荡器以及耦合器；所述锁相环芯片、所述环路滤波器、所述压控振荡器以及所述耦合器依次按顺序相连；所述耦合器的第一输出端输出至外部电路模块，所述耦合器的第二输出端连接至所述DDS内插单元的第二输入端；所述锁相环芯片的R分频器输入端与所述参考频率模块的输出端相连，所述锁相环芯片的N分频器输入端与所述DDS内插单元的输出端相连。在一个实施方式中，所述耦合器为定向耦合器或者三端电阻耦合器。本专利技术实施方式的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术实施方式的实践了解到。附图说明图1为现有技术中一种频率合成器的结构框图；图2为本专利技术一种频率合成器实施例一的结构框图；图3为本专利技术一种频率合成器实施例二的结构框图；图4为本专利技术一种频率合成器实施例三的结构框图；图5为本专利技术一种频率合成器实施例四的结构框图；图6为本专利技术一种频率合成器实施例五的结构框图；图7为本专利技术一种频率合成器实施例六的结构框图；图8为本专利技术一种频率合成器实施例较佳实施例的结构框图。具体实施方式下面将结合较佳实施例及附图对本专利技术的内容作进一步详细描述。显然，下文所描述的实施例仅用于解释本专利技术，而非对本专利技术的限定。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。应当理解的是，尽管在下文中采用术语“第一”、“第二”等来描述各种结构或模块，但这些信息不应限于这些术语，这些术语仅用来将同一类型的结构或模块彼此区分开。例如，在不脱离本专利技术范围的情况下，“第一”模块也可以被称为“第二”模块，类似的，“第二”模块也可以被称为“第一”模块。另外本文档来自技高网...

【技术保护点】
一种频率合成器，其特征在于，包括：参考频率模块、锁相环模块、DDS内插单元、带通滤波器以及控制器；其中，所述DDS内插单元包括直接数字频率合成模块和边带抑制混频器；所述参考频率模块分别与所述锁相环模块的第一输入端以及直接数字频率合成模块的输入端相连；所述控制器分别与所述锁相环模块的受控端以及所述直接数字频率合成模块的受控端相连；所述边带抑制混频器的第一输入端与所述直接数字频率合成模块的输出端相连，所述边带抑制混频器的第二输入端与所述锁相环模块的输出端相连，所述边带抑制混频器的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。

【技术特征摘要】
1.一种频率合成器，其特征在于，包括：参考频率模块、锁相环模块、DDS内插单元、带通滤波器以及控制器；其中，所述DDS内插单元包括直接数字频率合成模块和边带抑制混频器；所述参考频率模块分别与所述锁相环模块的第一输入端以及直接数字频率合成模块的输入端相连；所述控制器分别与所述锁相环模块的受控端以及所述直接数字频率合成模块的受控端相连；所述边带抑制混频器的第一输入端与所述直接数字频率合成模块的输出端相连，所述边带抑制混频器的第二输入端与所述锁相环模块的输出端相连，所述边带抑制混频器的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。2.根据权利要求1所述的频率合成器，其特征在于，所述DDS内插单元还包括：低通滤波器，所述低通滤波器的输入端与所述直接数字频率合成模块的输出端相连，所述低通滤波器的输出端与所述边带抑制混频器的第一输入端相连。3.根据权利要求1所述的频率合成器，其特征在于，所述带通滤波器为LC带通滤波器或者LTCC带通滤波器。4.根据权利要求1至3任一所述的频率合成器，其特征在于，所述DDS内插单元还包括：放大器，所述放大器的输入端与所述锁相环模块的输出端相连，所述放大器的输出端与所述边带抑制混频器的第二输入端相连。5.根据权利要求4所述的频率合成器，其特征在于，所述放大器为射频小信号放大器。6.根据权利要求2所述的频率合成器，其特征在于，所述边带抑制混频器为单边带混频器或者镜频抑制混频器。7.根据权利要求6所述的频率合成器，其特征在于，所述单边带混频器包括：功分器、第一90°电桥、第二90°电桥、第一混频器和第二混频器；其中，所述功分器的输入端与所述锁相环模块的输出端相连，所述功分器的第一输出端与所述第一混频...

【专利技术属性】
技术研发人员：吕亚博，戴鹏，佘胜团，
申请(专利权)人：广州海格通信集团股份有限公司，
类型：发明
国别省市：广东,44