一种两级时间数字转换器制造技术

本发明专利技术属于微电子及时间测量领域，具体涉及一种两级时间数字转换器，该转换器的电路可以应用于高频宽频带的全数字锁相环中。本发明专利技术的两级时间数字转换器，采用半定制与全定制的结合，其包括：第一级量化结构，采用缓冲器延时链来作粗量化；时间偏差选择电路，其由选择信号发生器，延时链和多路选择器组成；第二级量化结构，采用以缓冲器为基本单元的Vernier延时链来作细量化，另外包括第一级缓冲器链的复制链同时复用Vernier延时链来做分辨率比值的测量；译码电路，对应于量化方案实现从伪温度计码到二进制码的转换；其中，选择信号发生器和译码电路采用Verilog半定制实现，其余为全定制实现。本发明专利技术可以应用于高频宽频带ADPLL中，实现高分辨率高线性度的时间数字转换。

【技术实现步骤摘要】
一种两级时间数字转换器
本专利技术属于微电子及时间测量领域，具体涉及到一种两级时间数字转换器，该转换器的电路可以应用于高频宽频带的全数字锁相环。
技术介绍
随着工艺缩减的进步，时间数字转换器(Time to Digital Converter, TDC)可以实现越来越高的分辨率。现有技术公开了:时间数字转换器TDC是锁相环(PLL，Phase LockLoop)数字化的关键。通常，数字PLL (DPLL，Digital PLL)包括计数器辅助的全数字锁相环(ADPLL，All Digital PLL)和分频器辅助的DPLL，后者因为高频限制和分频器设计的复杂性阻碍了全数字的实现。研究报道，应用在计数器辅助的ADPLL中的TDC，是要测量DCO输出的高频信号与参考信号之间的间隔，同时要实现对高频信号的周期归一化，从而获得小数分频比，以输入到后面的电路。一般的时间数字转换器TDC主要包括两部分，量化电路和对应的译码电路；其中，量化电路实现从时间到数字的转换，译码电路实现对应的从温度计码到二级制码制的转换，量化电路是TDC性能的关键。目前，应用在高频宽频带ADPLL的两级TDC，其本文档来自技高网...

【技术保护点】
一种两级时间数字转换器，其特征在于，包括半定制与全定制结合的两级结构，所述结构包括量化电路部分和译码电路部分；其输入为低频参考信号FREF和高频信号HCLK，该转换器中，选择信号发生器和译码电路采用Verilog半定制实现，其余为全定制实现。

【技术特征摘要】
1.一种两级时间数字转换器，其特征在于，包括半定制与全定制结合的两级结构，所述结构包括量化电路部分和译码电路部分；其输入为低频参考信号FREF和高频信号HCLK，该转换器中，选择信号发生器和译码电路采用Verilog半定制实现，其余为全定制实现。2.按权利要求1所述的两级时间数字转换器，其特征在于，两级结构其中的第一级量化结构为缓冲器延时链，高频信号经过延时链，低频参考信号为触发时钟，实现粗量化及高频信半周期的测量。3.按权利要求2所述的两级时间数字转换器，其特征在于，第一级量化结构中由选择信号发生器、延时模块及选通模块组成时间偏差选择电路，用于选择第一级量化后高频信号...

【专利技术属性】
技术研发人员：李巍，纪伟伟，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海;31