折叠电路及非易失性存储器件制造技术

一种非易失性存储器件，包括耦接至位线的非易失性存储单元。非易失性存储器件可以包括感测电路，感测电路被配置为基于经由感测输入线输入至感测电路的感测输入信号来输出用于感测非易失性存储单元的状态的感测输出信号。非易失性存储器件可以包括折叠电路，折叠电路耦接至位线以根据位线的电压电平输出具有电压低电平或电压高电平的感测输入信号。

Folding circuit and nonvolatile memory device

A nonvolatile memory device, including a nonvolatile memory cell coupled to a bit line. The nonvolatile memory device may include a sensing circuit, a sensing circuit is configured to sense the input via the line input to the sensing circuit to sense the input signal to the output is used for sensing the state of non volatile memory unit of the sensor output signal based on. The nonvolatile memory device may include a folded circuit coupled to the bit line to output a sensed input signal with a low voltage level or a high voltage level according to the voltage level of the bit line.

【技术实现步骤摘要】
折叠电路及非易失性存储器件相关申请的交叉引用本申请主张于2016年4月19日提交的第10-2016-0047773号韩国专利申请的优先权，该韩国专利申请通过引用全部并入本文中。
本公开的各个实施例大体可涉及非易失性存储器件，且更具体地，涉及与在读取模式下的宽操作范围相关且在晶体管的特性的变化下而稳定地操作的非易失性存储器件。
技术介绍
根据半导体存储器件的数据易失性，半导体存储器件一般分为随机存取存储(RAM)器件或只读存储(ROM)器件。当RAM器件的电力供应中断时，RAM器件失去在其内存储的数据。相比之下，即使当ROM器件的电力供应被中断时，ROM器件仍保持其内存储的数据。根据数据输入方法，即，数据编程方法，ROM器件也可以分为可编程ROM(PROM)器件或掩模ROM器件。PROM器件可以在不被编程的状态下被制造并被售出，并且可以在PROM器件被制造出来以后由顾客(即，使用者)来直接编程。掩模ROM器件可以在其制造期间使用根据由使用者请求的数据而制造的植入掩模来编程。PROM器件可以包括一次性PROM(OTPROM)器件、可擦除PROM(EPROM)器件以及电可擦除PROM(EE本文档来自技高网...

【技术保护点】
一种非易失性存储器件，包括：非易失性存储单元，耦接至位线；感测电路，被配置为基于经由感测输入线输入至感测电路的感测输入信号，输出用于感测非易失性存储单元的状态的感测输出信号；以及折叠电路，耦接至位线，以根据位线的电压电平来输出具有电压低电平或电压高电平的感测输入信号。

【技术特征摘要】
2016.04.19 KR 10-2016-00477731.一种非易失性存储器件，包括：非易失性存储单元，耦接至位线；感测电路，被配置为基于经由感测输入线输入至感测电路的感测输入信号，输出用于感测非易失性存储单元的状态的感测输出信号；以及折叠电路，耦接至位线，以根据位线的电压电平来输出具有电压低电平或电压高电平的感测输入信号。2.根据权利要求1所述的非易失性存储器件，其中，电压低电平是接地电压电平，电压高电平基本上是位线的电压电平。3.根据权利要求1所述的非易失性存储器件，其中，非易失性存储单元包括第一P-MOS晶体管，第一P-MOS晶体管具有浮栅、耦接至位线的源极以及耦接至接地电压的漏极，以及非易失性存储单元还包括在位线与第一P-MOS晶体管之间耦接的选择晶体管，以及其中，选择晶体管被配置为包括第二P-MOS晶体管，第二P-MOS晶体管具有耦接至位线的源极、与第一P-MOS晶体管的源极耦接的漏极以及被输入选择使能信号的栅极。4.根据权利要求1所述的非易失性存储器件，还包括：电阻负载部分，耦接在位线与电源电压线之间，其中，电阻负载部分被配置为包括第三P-MOS晶体管，第三P-MOS晶体管具有被输入使能信号的栅极、耦接至电源电压线的源极以及耦接至位线的漏极。5.根据权利要求4所述的非易失性存储器件，其中，感测电路被配置为包括在电源电压线与接地电压之间串联耦接的第四P-MOS晶体管和第一N-MOS晶体管，其中，第四P-MOS晶体管具有被输入使能信号的栅极、耦接至电源电压线的源极以及耦接至感测输出线的漏极；以及其中，第一N-MOS晶体管具有耦接至感测输入线的栅极、耦接至感测输出线的漏极以及耦接至接地电压的源极。6.根据权利要求5所述的非易失性存储器件，其中，折叠电路被配置为包括在位线与接地电压之间串联耦接的第五P-MOS晶体管和第二N-MOS晶体管，其中，第五P-MOS晶体管具有被输入偏置电压的栅极、耦接至位线的源极以及耦接至感测输入线的漏极；以及其中，第二N-MOS晶体管具有被输入感测放大使能信号的栅极、耦接至感测输入线的漏极以及耦接至接地电压的源极。7.根据权利要求6所述的非易失性存储器件，其中，使能信号是感测放大使能信号的反相信号。8.根据权利要求6所述的非易失性存储器件，其中，如果非易失性存储单元具有被编程状态，则偏置电压关断第五P-MOS晶体管，如果非易失性存储单元具有初始状态，则偏置电压导通第五P-MOS晶体管。9.根据权利要求8所述的非易失性存储器件，其中，偏置电压高于当非易失性存储单元具有被编程状态时从在位线处诱发的第一位线电压减去第五P-MOS晶体管的阈值电压的绝对值之后所剩余的电压；以及其中，偏置电压等于或低于当非易失性存储单元具有初始状态时从在位线处诱发的第二位线电压减去第五P-MOS晶体管的阈值电压的绝对值之后所剩余的电压。10.根据权利要求8所述的非易失性存储器件，还包括：偏置电压发生器，耦接在电源电压线与接地电压之间以产生偏置电压，其中，偏置电压发生器包括：第六P-MOS晶体管和第一电阻器，串联耦接在电源电压线与第五P-MOS晶体管的栅极之间；第二电阻器和第三N-MOS晶体管，串联耦接在第五P-MOS晶体管的栅极与接地电压之间；其中，第六P-MOS晶体管的栅极耦接至接地电压，以及其中，第三N-MOS晶体管的栅极被配置为接收感测放大使能信号。11.根据权利要求4所述的非易失性存储器件，其中，第四P-MOS晶体管具有耦接至感测输入线的栅极、耦接至电源电...

【专利技术属性】
技术研发人员：郑会三，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR