一种带APB总线接口的SoC自举IP电路制造技术

本发明专利技术公开了一种带APB总线接口的SoC自举IP电路，包括QSPI串行接口控制器、APB转换逻辑接口和Flash转换逻辑接口；通过APB转换逻辑接口将标准的QSPI串行接口控制器控制端的地址线、写数据线、读数据线、写信号和读信号转换为APB总线接口信号；通过Flash转换逻辑接口将QSPI串行接口控制器对外接口时钟、片选、数据发送和数据接收转换为Flash接口信号。使用该IP实现SoC芯片自举，内部可以直接通过APB总线相连，外部可以直接连接串行Flash，而不需要通过外部控制器控制QSPI与Flash相连，使用简单方便。

A SoC bootstrap IP circuit with APB bus interface

The invention discloses a APB bus interface with SoC IP bootstrap circuit, including QSPI serial interface controller, APB interface logic conversion and Flash conversion logic interface; QSPI serial interface control standard end address lines, data lines, write, write and read data line signal read signal is converted to APB bus interface the signal through the APB conversion logic interface; QSPI serial interface controller interface clock, chip select, sending and receiving data into a Flash interface signal through the Flash conversion logic interface. Using the IP to realize the SoC chip bootstrap, the internal can be directly connected through the APB bus, the external can be directly connected to the serial Flash, without the need to control the external controller QSPI and Flash connected, easy to use.

【技术实现步骤摘要】
一种带APB总线接口的SoC自举IP电路
本专利技术属于半导体集成电路中IP设计领域，尤其涉及采用QSPI方法实现对SoC自举，设计一种带APB总线接口的IP专用集成电路。
技术介绍
自举就是在SoC芯片启动的时候，将存储在片外Flash存储器的程序自动运行加载到片内的程序寄存器的过程，自举是SoC芯片正常工作的第一步，自举的成功与否决定了整个系统运行环境能否正常构建。目前SoC芯片一般采用SPI（SerialPeripheralInterface）或QSPI(QuadSerialPeripheralInterface)外接Flash存储器进行自举，SPI是Motorola提出的一种串行接口总线，它是一种高速的、全双工、同步的通信总线，外部只有四个端口，但SPI只有一路串行接口进行数据通信，传输速率比较慢，而QSPI为四路串行接口，传输速率为SPI的四倍，SoC芯片已经越来越多的使用QSPI外接Flash器件进行自举。当SoC芯片上电后，通过QSPI外部接口从外部Flash存储器中自动搬移数据加载到SoC片内。QSPI对外接口为时钟ss_clk、片选ss_oe[3:0]、数据发送ss_txd[3:0]和数据接收ss_rxd[3:0]，串行Flash对外接口为数据输入DI、数据输出DO、写包含WP和保持信号HOLD。可以看出，QSPI接口信号不能与Flash存储器直接相连，还需通过外部控制器进行控制，使用十分不便。
技术实现思路
本专利技术所要解决的技术问题是克服现有技术中的缺陷，提供一种带APB总线接口的SoC自举IP电路，不需要通过外部控制器控制QSPI与Flash相连，使用简单方便。为解决上述技术问题，本专利技术提供一种带APB总线接口的SoC自举IP电路，其特征是，包括QSPI串行接口控制器、APB转换逻辑接口和Flash转换逻辑接口；通过APB转换逻辑接口将标准的QSPI串行接口控制器控制端的地址线address[7:0]、写数据线wdata[7:0]、读数据线rdata[7:0]、写信号write和读信号read转换为APB总线接口信号；通过Flash转换逻辑接口将QSPI串行接口控制器对外接口时钟ss_clk、片选ss_oe[3:0]、数据发送ss_txd[3:0]和数据接收ss_rxd[3:0]转换为Flash接口信号。QSPI串行接口控制器通过APB总线接口与SoC内部总线直接相连，通过Flash接口直接与串行Flash相接。QSPI串行接口控制器的输出时钟ss_clk连接至Flash转换逻辑接口的时钟端SCLK，片选ss_oe根据逻辑控制转换输出至片选CS端，数据发送ss_txd与数据接收ss_rxd按照Flash接口的协议分别连接至双向口数据输入DI、数据输出DO、写包含WP和保持信号HOLD，并分配四位数据线与Flash接口的顺序。APB总线接口信号包括时钟输入PCLK、复位输入PRESETN、写信号输入PWRITE、使能控制输入PENABLE、总线选择输入PSEL、写数据总线输入PWDATA[31:0]、写地址总线输入PADDR[7:0]和读数据总线输出PRDATA[31:0]。Flash接口信号包括数据输入DI、数据输出DO、写包含WP和保持信号HOLD。通过所述Flash转换逻辑接口对串行Flash进行擦写、编程或读数操作，通过所述Flash转换逻辑接口对Dual和QuadSPIFlash直接进行访问操作。本专利技术所达到的有益效果：本专利技术设计一种带APB(AdvancedPeripheralBus)总线接口的SoC自举IP电路，APB总线是ARM公司提出的AMBA总线结构之一，目前已成为一种标准的片上总线结构。设计的IP电路以QSPI串行接口为核心，对内与SoC相连设计为常用的APB总线接口，对外与Flash相连设计为常用串行Flash接口，如GigaDevice公司、Winbond公司的Flash芯片都可以直接相连。使用该IP实现SoC芯片自举，内部可以直接通过APB总线相连，外部可以直接连接串行Flash，而不再需要通过外部控制器控制QSPI与Flash相连，使用简单方便。附图说明图1是APB总线接口转换图；图2是Flash接口转换图；图3是带APB总线接口的SoC自举IP电路。具体实施方式下面结合附图对本专利技术作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。如图1、图2和图3所示，本专利技术设计一种带APB总线接口的SoC自举IP电路，该IP电路以QSPI串行接口控制器为核心，外部接口有标准APB总线接口：时钟输入PCLK、复位输入PRESETN、写信号输入PWRITE、使能控制输入PENABLE、总线选择输入PSEL、写数据总线输入PWDATA[31:0]、写地址总线输入PADDR[7:0]、读数据总线输出PRDATA[31:0]，通过APB总线可以与SoC内部总线直接相连。另外对外与串行Flash相连的接口有数据输入DI、数据输出DO、写包含WP和保持信号HOLD，通过串行Flash接口可以直接与串行Flash相接，无需任何转换控制。由于标准的QSPI控制端只有地址线address[7:0]、写数据线wdata[7:0]、读数据线rdata[7:0]、写信号write、读信号read，无法直接与SoC片内总线直接相连，故将这些信号转换为标准的APB总线接口信号，主要根据APB总线协议将输入数据、写使能信号、输出数据等分别转换为QSPI相应接口信号。如图1所示。另外，QSPI对外接口为时钟ss_clk、片选ss_oe[3:0]、数据发送ss_txd[3:0]和数据接收ss_rxd[3:0]，如果要与串行Flash相接，则需进行转换控制。在本专利中，首先将QSPI输出时钟ss_clk连接至Flash电路的时钟端SCLK，然后将QSPI的片选ss_oe根据逻辑控制转换输出至片选CS端，并且将数据发送ss_txd与数据接收ss_rxd按照Flash接口的协议分别连接至双向口数据输入DI、数据输出DO、写包含WP和保持信号HOLD，并分配好四位数据线与Flash接口的顺序。如图2所示。QSPI是一个四串行外围接口控制器，可对Dual或QuadSPIFlash器件进行访问，在本专利中，通过加入APB转换逻辑接口和Flash转换逻辑接口控制，使用该IP电路时可以直接与SoC内部总线相连，对外连接Flash器件时可以直接与串行Flash相接，而无需任何转换控制，可直接对Flash器件进行擦写、编程、读数等操作，并且对Dual和QuadSPIFlash器件都可直接进行访问操作。如图3所示。以上所述仅是本专利技术的优选实施方式，应当指出，对于本
的普通技术人员来说，在不脱离本专利技术技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
一种带APB总线接口的SoC自举IP电路，其特征是，包括QSPI串行接口控制器、APB转换逻辑接口和Flash转换逻辑接口；通过APB转换逻辑接口将标准的QSPI串行接口控制器控制端的地址线address[7:0]、写数据线wdata[7:0]、读数据线rdata[7:0]、写信号write和读信号read转换为APB总线接口信号；通过Flash转换逻辑接口将QSPI串行接口控制器对外接口时钟ss_clk、片选ss_oe[3:0]、数据发送ss_txd[3:0]和数据接收ss_rxd[3:0]转换为Flash接口信号。

【技术特征摘要】
1.一种带APB总线接口的SoC自举IP电路，其特征是，包括QSPI串行接口控制器、APB转换逻辑接口和Flash转换逻辑接口；通过APB转换逻辑接口将标准的QSPI串行接口控制器控制端的地址线address[7:0]、写数据线wdata[7:0]、读数据线rdata[7:0]、写信号write和读信号read转换为APB总线接口信号；通过Flash转换逻辑接口将QSPI串行接口控制器对外接口时钟ss_clk、片选ss_oe[3:0]、数据发送ss_txd[3:0]和数据接收ss_rxd[3:0]转换为Flash接口信号。2.根据权利要求1所述的带APB总线接口的SoC自举IP电路，其特征是，QSPI串行接口控制器通过APB总线接口与SoC内部总线直接相连，通过Flash接口直接与串行Flash相接。3.根据权利要求1所述的带APB总线接口的SoC自举IP电路，其特征是，QSPI串行接口控制器的输出时钟ss_clk连接至Flash转换逻辑接口的时钟端SCLK，片选ss_oe根据逻辑控制转换输出至片选CS端，数据发送ss_tx...

【专利技术属性】
技术研发人员：张磊，汪健，刘彬，徐叔喜，
申请(专利权)人：北方电子研究院安徽有限公司，
类型：发明
国别省市：安徽,34