阵列基板及其制作方法技术

本发明专利技术提供了一种阵列基板，包括基板、依次设置于基板上的缓冲层、有源层、栅极绝缘层、栅极、层间绝缘层、经层间绝缘层的第一过孔以及栅极绝缘层的第二过孔与有源层接触的源极、平坦层、公共电极、钝化层，公共电极上位于有源层处设有第四过孔，平坦层上位于第四过孔处设有第三过孔，在钝化层上设有贯通第四过孔、第三过孔、平坦层、层间绝缘层、栅极绝缘层的第五过孔，在钝化层上还设置有像素电极，所述像素电极经第五过孔与有源层接触。本发明专利技术还提供了一种阵列基板的制作方法。与现有技术相比，有效防止在层间绝缘层到钝化层制作中所产生的静电传输至有源层造成静电释放，避免有源层被炸伤，导致产品性能失效的问题，进一步提升产品的品质。

Array substrate and manufacturing method thereof

The present invention provides an array substrate including a substrate, which are sequentially arranged on the substrate buffer layer, an active layer, a gate insulating first through holes and a gate insulating layer second via contact with the active layer of the source layer, a gate electrode, an interlayer insulating layer, the interlayer insulating layer, a flat layer, the public electrode, a passivation layer and the common electrode located in the active layer has fourth holes, flat layer is located in the fourth hole is equipped with a third hole in the passivation layer is provided with a through hole, fourth hole, third flat layer, the interlayer insulating layer, a gate insulating layer fifth through holes, there is also a pixel electrode set on the passivation layer, the pixel electrode through fifth vias and active layer contact. The invention also provides a method for manufacturing the array substrate. Compared with the existing technology, effectively prevent the interlayer insulation layer to the static transmission to the active layer generated by the passivation layer in the production caused by electrostatic discharge, avoid the active layer was wounded, resulting in product performance failure problem, further improve the quality of the product.

【技术实现步骤摘要】
阵列基板及其制作方法
本专利技术涉及一种显示面板技术，特别是一种低温多晶硅的阵列基板及其制作方法。
技术介绍
在低温多晶硅液晶显示面板(LTPSTFT(thinfilmtransistor)LCD(liquidcrystaldisplay))在传统的薄膜晶体管阵列基板的制作工艺流程中，首先于基板上依次制作缓冲层、有源层、栅极绝缘层、栅极、然后制作层间绝缘层并进行蚀刻至有源层的源漏极端的过孔，过孔均将有源层的部分裸露，然后制作源\漏极、制作平坦层、公共电极、钝化层以及像素电极，像素电极与漏极接触；在传统工艺中，用于像素电极与有源层接触的过孔从层间绝缘层开始即成形，在层间绝缘层(ILD)刻蚀后用于与像素电极接触的有源层(poly)为裸露状态；在后面的制程中，如源\漏极(SD)、平坦层(PLN)、公共电极(ComITO)、钝化层(PVCVD)、像素电极(PixelITO)，会将产生的静电及易传递至有源层(多晶硅polySi)，从而导致位于层间绝缘层过孔与栅极处的有源层发生静电释放(ESD、Electro-Staticdischarge)炸伤，造成制程异常，影响产品品质。
技术实现思路
为克服现本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于：包括基板(1)、依次设置于基板(1)上的缓冲层(2)、有源层(3)、栅极绝缘层(4)、栅极(5)、层间绝缘层(6)、经层间绝缘层(6)的第一过孔(13)以及栅极绝缘层(4)的第二过孔(14)与有源层(3)接触的源极(7)、平坦层(8)、公共电极(9)、钝化层(10)，所述公共电极(9)上位于有源层(3)处设有第四过孔(91)，平坦层(8)上位于第四过孔(91)处设有第三过孔(81)，在钝化层(10)上设有贯通第四过孔(91)、第三过孔(81)、平坦层(8)、层间绝缘层(6)、栅极绝缘层(4)的第五过孔(11)，在钝化层(10)上还设置有像素电极(12)，所述像素电极(...

【技术特征摘要】
1.一种阵列基板，其特征在于：包括基板(1)、依次设置于基板(1)上的缓冲层(2)、有源层(3)、栅极绝缘层(4)、栅极(5)、层间绝缘层(6)、经层间绝缘层(6)的第一过孔(13)以及栅极绝缘层(4)的第二过孔(14)与有源层(3)接触的源极(7)、平坦层(8)、公共电极(9)、钝化层(10)，所述公共电极(9)上位于有源层(3)处设有第四过孔(91)，平坦层(8)上位于第四过孔(91)处设有第三过孔(81)，在钝化层(10)上设有贯通第四过孔(91)、第三过孔(81)、平坦层(8)、层间绝缘层(6)、栅极绝缘层(4)的第五过孔(11)，在钝化层(10)上还设置有像素电极(12)，所述像素电极(12)经第五过孔(11)与有源层(3)接触。2.根据权利要求1所述的阵列基板，其特征在于：所述第三过孔(91)与第四过孔(81)设置在同一轴线上。3.根据权利要求1或2所述的阵列基板，其特征在于：所述第五过孔(11)由设于栅极绝缘层(4)上的第六过孔(41)、设于层间绝缘层(6)上的第七过孔(61)、设于第三过孔(81)中的第八过孔(82)、设于第四过孔(91)中的第九过孔(92)以及设于钝化层(10)上的第十过孔(101)构成，所述第六过孔(41)、第七过孔(61)、第八过孔(82)、第九过孔(92)以及第十过孔(101)设置在同一轴线上。4.根据权利要求3所述的阵列基板，其特征在于：所述第五过孔(11)与第三过孔(91)以及第四过孔(81)设置在同一轴线上。5.根据权利要求4所述的阵列基板，其特征在于：所述第六过孔(41)、第七过孔(61)、第八过孔(82)、第九过孔(92)以及第十过孔(101)的孔径相等且小于第四过孔(81)的孔径。6.一种阵列基板的制作方法，其特征在于：包括如下步骤：提供一基板(1)；在基板(1)上制作缓冲层(2)；在缓冲层(2)上制作有源层(3)；在缓冲层(2)以及缓冲层上制作栅极绝缘层(4)；在栅极绝缘层(4)上位于有源层(3)处制作...

【专利技术属性】
技术研发人员：张占东，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42