半导体集成电路芯片以及半导体集成电路晶片制造技术

即便到达半导体电路的内部的导电性切片从切割端面露出，也不会使保护环的防湿性能恶化。一种半导体集成电路芯片，在半导体基板的上方具有多层布线结构的半导体电路、包围半导体电路的保护环、连接于所述多层布线结构的最上层布线并在表面露出的外部连接端子，其中，规定的外部连接端子（17_i）在保护环的内侧经由导电性的通孔（18）与规定的布线导通，在保护环的外侧经由导电性的通孔（19）与导电性切片（6）导通。导电性切片是测试用引出布线的切片，由于切割而使其切断面露出。在跨过保护环的外部连接端子的一方连接有导电性切片，在另一方连接有保护环内的最上层布线，因此在保护环中在中途不需要切口。

【技术实现步骤摘要】
半导体集成电路芯片以及半导体集成电路晶片
本专利技术涉及半导体集成电路芯片中防止来自切割切断面的污染的结构，进而涉及搭载有多个这样的半导体集成电路芯片的半导体集成电路晶片，涉及对例如显示驱动器IC应用而有效的技术。
技术介绍
在硅晶片这样的晶片上经过CMOS集成电路制造技术等的规定的半导体集成电路制造工艺形成有多个芯片形成区域，在介于各个芯片形成区域之间的切割区域被切断的芯片形成区域的单片成为半导体集成电路芯片。以往在切割为单片之前的半导体集成电路晶片的状态下进行半导体集成电路芯片的检查。为了检查的效率化，在切割区域设置有测试布线，该测试布线在芯片形成区域间将各个芯片形成区域的具有同一功能的外部端子彼此共同连接。在切割区域，测试布线与每个信号或电源的测试焊盘连接，将测试探针的端子推压到测试焊盘，能够以晶片为单位进行芯片形成区域的半导体集成电路的检查。作为记载了这样的测试布线以及测试焊盘的文献的例子，有专利文献1。当切割半导体集成电路晶片时，存在应力集中在芯片形成区域的周围而产生裂隙的担忧。若在半导体集成电路芯片的周边部产生裂隙，那么水分容易从外部浸入。因此，如在专利文献2中也记载的那本文档来自技高网...

【技术保护点】
一种半导体集成电路芯片，具有：半导体基板；半导体电路，形成于所述半导体基板的上方，在上下具有多层布线结构；金属制的保护环，形成于所述半导体基板的上方，包围所述半导体电路；以及多个外部连接端子，与所述半导体电路具有的所述多层布线结构的规定的布线连接并在表面露出，其中，所述多个外部连接端子内的规定的外部连接端子在所述保护环的内侧经由导电性的通孔与所述规定的布线导通，在所述保护环的外侧经由导电性的通孔与导电性切片导通，所述导电性切片是测试用引出布线的切片，是通过切割使其切断面露出的布线。

【技术特征摘要】
2016.03.24 JP 2016-0593971.一种半导体集成电路芯片，具有：半导体基板；半导体电路，形成于所述半导体基板的上方，在上下具有多层布线结构；金属制的保护环，形成于所述半导体基板的上方，包围所述半导体电路；以及多个外部连接端子，与所述半导体电路具有的所述多层布线结构的规定的布线连接并在表面露出，其中，所述多个外部连接端子内的规定的外部连接端子在所述保护环的内侧经由导电性的通孔与所述规定的布线导通，在所述保护环的外侧经由导电性的通孔与导电性切片导通，所述导电性切片是测试用引出布线的切片，是通过切割使其切断面露出的布线。2.如权利要求1所述的半导体集成电路芯片，其中，所述外部连接端子由贵金属布线材料构成，所述导电性切片以及所述保护环由铝布线材料构成。3.如权利要求2所述的半导体集成电路芯片，其中，所述导电性切片进入从所述保护环的外侧向内侧凹陷的凹陷部并在上下方向与外部连接端子重叠的位置经由导电性的通孔连接于外部连接端子。4.如权利要求2所述的半导体集成电路芯片，其中，所述导电性切片是从在被切割的切割区域形成的测试焊盘延伸的布线。5.如权利要求2所述的半导体集成电路芯片，其中，所述保护环由在所述多层布线结构的各布线层以围绕所述半导体电路的外侧的方式分别在上下方向重叠地配置的形成闭路的闭路布线和将在上下方向相邻的布线层的所述闭路布线彼此在该上下方向连接的导电性的围绕通孔构成。6.一种半导体集成电路晶片，在半导体晶片上多个芯片形成区域隔开配置，所述芯片形成区域之间为切割区域，其中，各个所述芯片形成区域具有：半导体电路，形成于所述半导体晶片的上方，在上下具有多层...

【专利技术属性】
技术研发人员：大渕笃，米冈卓，加贺博史，
申请(专利权)人：辛纳普蒂克斯日本合同会社，
类型：发明
国别省市：日本,JP