半导体器件的制造方法及装置制造方法及图纸

本发明专利技术公开了一种半导体器件的制造方法及装置，以提高半导体器件的性能并降低半导体器件的制造成本，该方法包括：提供半导体基底，并在半导体基底上依次形成介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层；在介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层内形成沟槽和通孔；在硅氧化层的顶表面及沟槽和通孔的内壁形成阻挡层；在阻挡层的顶表面及沟槽和通孔内沉积金属层；采用无应力抛光的方法将沟槽和通孔外的金属层及沟槽和通孔内的部分金属层去除，使沟槽和通孔内的金属层的高度与低K介电质层的顶表面齐平；采用气相刻蚀的方法将沟槽和通孔外的阻挡层、硅氧化层及金属硬掩膜层去除。

Method and device for manufacturing semiconductor device

The invention discloses a method and a device for manufacturing a semiconductor device, in order to improve the performance of semiconductor devices and reduce the cost of manufacturing a semiconductor device, the method includes: providing a semiconductor substrate, and the semiconductor substrate are sequentially formed on the dielectric barrier layer, low K dielectric layer and a metal hard mask layer and silicon oxide barrier layer; layer, low K dielectric layer and a metal hard mask layer and the silicon oxide layer is formed in the trench and a via hole in the medium; on the top surface and groove silicon oxide layer and the inner wall of the through hole to form a barrier layer; depositing a metal layer on the top surface of the trench and the barrier layer and the through hole; the method should be the force will be part of the metal layer polishing groove and the hole of the metal layer and the grooves and through holes in the removal of the metal layer, a trench and a via hole in the high and low K dielectric layer top surface flush with the vapor phase etching method; The trenches and vias are removed from the barrier layer, the silicon oxide layer and the metal hard mask layer.

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，尤其涉及一种半导体器件的制造方法及装置，以提高半导体器件的性能并降低半导体器件的制造成本。
技术介绍
随着半导体工业的发展，极大规模集成电路（VLSI）以及超大规模集成电路（ULSI）已经被广泛应用。相比以往的集成电路，极大规模集成电路和超大规模集成电路具有更复杂的多层结构，更小的特征尺寸。众所周知，在阻容电路中，电路电阻和电路电容决定了电路的阻容迟滞（RC），以及电路的能量消耗（E＝CV2f）。所以集成电路的电阻值和电容值直接决定了集成电路的性能，尤其是在超微细特征尺寸集成电路。现有极大和超大规模集成电路的性能发展受限于电路中的阻容迟滞和能量消耗。为了降低电路中的阻容迟滞和能量消耗，铜由于其具有更高的电导率，已经逐步取代了铝来构成集成电路中的金属结构；低介电常数材料SiOF（k～3.5），SiOCH（k～3.0），也被用来代替传统的介电质材料如SiO2（k～4.0）。但是，当介电质k值小于3时，此类低k介电质材料应用上有很多缺点如介电质击穿性能差、热传导率低、粘附性和热稳定性差等，并且多孔的低k介电质由于其机械强度差，在化学机械抛光（CMP）时易剥离。低k介电质材料的性能缺陷阻碍了其在集成电路中的广泛使用。为了在半导体器件中使用低K介电质材料，一种新的半导体器件的制造方法应运而生。该半导体器件的制造方法包括如下步骤：首先，提供半导体基底；然后，在半导体基底上依次形成介质阻挡层、低K介电质层、第一硅氧化层、金属硬掩膜层及第二硅氧化层；随后，在介质阻挡层、低K介电质层、第一硅氧化层、金属硬掩膜层、第二硅氧化层上形成沟槽和通孔；其后，在第二硅氧化层的表面及沟槽和通孔内壁形成阻挡层；其后，在阻挡层的表面及沟槽和通孔内沉积金属铜；最后，采用CMP技术去除沟槽和通孔外的金属铜及阻挡层、第二硅氧化层、金属硬掩膜层、第一硅氧化层，使低K介电质层裸露出来，并使金属铜的高度与低K介电质层齐平。在上述步骤中，为了减小CMP抛光过程中产生的机械应力对低K介电质层造成的损伤，在低K介电质层上分别形成有第一硅氧化层和金属硬掩膜层，然而，即便如此，仍有机械应力直接作用于低K介电质层，导致介电质层的K值只能在有限的范围内降低，同时，第一硅氧化层和金属硬掩膜层在CMP去除的过程中，除了容易造成刮伤、金属铜的侵蚀外，也会造成金属铜和低K介电质层的损失，即一部分的金属铜和低K介电质层被去除了，从而降低了半导体器件的性能和可靠性，此外，为了尽量减小机械应力对低K介电质层造成的损伤，在低K介电质层上形成的第一硅氧化层和金属硬掩膜层的厚度较厚，增加了半导体器件的制造成本。
技术实现思路
本专利技术的目的是针对上述
技术介绍
存在的缺陷提供一种半导体器件的制造方法，该方法能够提高半导体器件的性能并降低半导体器件的制造成本。为实现上述目的，本专利技术提供的一种半导体器件的制造方法，包括：提供半导体基底，并在半导体基底上依次形成介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层；在介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层内形成沟槽和通孔；在硅氧化层的顶表面及沟槽和通孔的内壁形成阻挡层；在阻挡层的顶表面及沟槽和通孔内沉积金属层；采用无应力抛光的方法将沟槽和通孔外的金属层及沟槽和通孔内的部分金属层去除，使沟槽和通孔内的金属层的高度与低K介电质层的顶表面齐平；采用气相刻蚀的方法将沟槽和通孔外的阻挡层、硅氧化层及金属硬掩膜层去除。本专利技术的又一目的是提供一种半导体器件的制造装置。其中，半导体器件包括半导体基底及形成在半导体基底上的介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层，在介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层内形成有沟槽和通孔，在硅氧化层的顶表面及沟槽和通孔的内壁形成有阻挡层，在阻挡层的顶表面及沟槽和通孔内沉积有金属层，该装置包括：用于传输半导体基底的传输装置；用于去除沟槽和通孔外的金属层及沟槽和通孔内的部分金属层，并使沟槽和通孔内的金属层的高度与低K介电质层的顶表面齐平的无应力抛光及清洗装置；及用于去除沟槽和通孔外的阻挡层、硅氧化层及金属硬掩膜层的气相刻蚀装置。综上所述，本专利技术通过采用无应力抛光去除金属层和气相刻蚀的方法去除阻挡层、硅氧化层、金属硬掩膜层，在去除过程中均没有机械应力产生，不会对低K介电质层造成损伤，使具有更低K值的介电质材料可以应用于半导体器件中，提高了半导体器件的性能，同时，也可以使形成于低K介电质层上的金属硬掩膜层和硅氧化层更薄，降低了半导体器件的制造成本。附图说明图1A～1I为本专利技术半导体器件的制造方法的各步骤相应结构的剖面示意图。图2为本专利技术半导体器件的制造装置的方框图。图3为本专利技术气相刻蚀装置的结构示意图。具体实施方式为详细说明本专利技术的
技术实现思路
、构造特征、所达成目的及功效，下面将结合实施例并配合图式予以详细说明。请参阅图1A～1I为本专利技术半导体器件的制造方法的各步骤相应结构的剖面示意图。本专利技术半导体器件的制造方法详细描述如下。如图1A所示，首先，提供半导体基底101，半导体基底101具有半导体器件结构，并在半导体基底101上依次形成介质阻挡层102、低K介电质层103、第一硅氧化层104、金属硬掩膜层105及第二硅氧化层106。其中，介质阻挡层102的材料可以是SiCN、SiC或SiN，且介质阻挡层102的厚度为300埃。低K介电质层103可以选用K值较低的材料，如SilK、BDTM（blackdiamond）等，以及这些材料经过特殊工艺形成孔状结构，具有孔状结构的上述材料的有效K值可以达到2以下，以降低阻容迟滞（RC），从而提高半导体器件的性能。第一硅氧化层104的材料可以是TEOS、PSG、USF、FSG或热SiO2，第一硅氧化层104可通过化学气相沉积等方式形成于低K介电质层103上，以保护低K介电质层103不受损伤。金属硬掩膜层105的材料可以是TiN、Ti、Ta、TaN、W或WN。第二硅氧化层106的材料可以是SiO2，其厚度为0-50埃。如图1B所示，在介质阻挡层102、低K介电质层103、第一硅氧化层104、金属硬掩膜层105及第二硅氧化层106内形成沟槽和通孔107。如图1C所示，在第二硅氧化层106的顶表面及沟槽和通孔107的内壁形成阻挡层108，阻挡层108的材料可以是钽、氮化钽、钛、氮化钛、钌、钴、铪等，阻挡层108可本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：提供半导体基底，并在半导体基底上依次形成介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层；在介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层内形成沟槽和通孔；在硅氧化层的顶表面及沟槽和通孔的内壁形成阻挡层；在阻挡层的顶表面及沟槽和通孔内沉积金属层；采用无应力抛光的方法将沟槽和通孔外的金属层及沟槽和通孔内的部分金属层去除，使沟槽和通孔内的金属层的高度与低K介电质层的顶表面齐平；采用气相刻蚀的方法将沟槽和通孔外的阻挡层、硅氧化层及金属硬掩膜层去除。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：
提供半导体基底，并在半导体基底上依次形成介质阻挡层、低K介电
质层、金属硬掩膜层及硅氧化层；
在介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层内形成沟槽
和通孔；
在硅氧化层的顶表面及沟槽和通孔的内壁形成阻挡层；
在阻挡层的顶表面及沟槽和通孔内沉积金属层；
采用无应力抛光的方法将沟槽和通孔外的金属层及沟槽和通孔内的部
分金属层去除，使沟槽和通孔内的金属层的高度与低K介电质层的顶表面
齐平；
采用气相刻蚀的方法将沟槽和通孔外的阻挡层、硅氧化层及金属硬掩
膜层去除。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，金属
硬掩膜层的厚度为0到250埃。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，金属
硬掩膜层的厚度为0到100埃。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于，采用
二氟化氙气相刻蚀的方法将沟槽和通孔外的阻挡层去除。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，采用
二氟化氙气相刻蚀的方法将金属硬掩膜层去除。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于，采用
气相刻蚀的方法将硅氧化层去除进一步包括：向硅氧化层的表面喷洒二氟
化氙气体的同时喷洒水蒸气、乙酸气体或甲酸气体，水蒸气、乙酸气体或

\t甲酸气体与二氟化氙一起与硅氧化层反应，去除硅氧化层。
7.根据权利要求1所述的半导体器件的制造方法，其特征在于，采用
气相刻蚀的方法将硅氧化层去除进一步包括：先将二氟化氙气体与水蒸气、
乙酸气体或甲酸气体充分混合并生成氟化氢，然后再将氟化氢喷洒在硅氧
化层的表面，氟化氢与硅氧化层反应，去除硅氧化层。
8.根据权利要求1所述的半导体器件的制造方法，其特征在于，采用
气相刻蚀的方法将硅氧化层去除进一步包括：将一定量的氟化氢喷洒在硅
氧化层的表面，氟化氢与硅氧化层反应，去除硅氧化层。
9.根据权利要求6至8任一项所述的半导体器件的制造方法，其特
征在于，采用气相刻蚀的方法将硅氧化层去除的温度为25-200℃。
10.根据权利要求6至8任一项所述的半导体器件的制造方法，其特
征在于，采用气相刻蚀的方法将硅氧化层去除时，向硅氧化层的表面喷洒
下列气体之一或下列气体的混合气体：N2、氢气、氩气、氙气、甲醇、乙
醇、异丙醇和水蒸气。
11.根据权利要求1所述的半导体器件的制造方法，其特征在于，采
用无应力抛光的方法将沟槽和通孔外的金属层及沟槽和通孔内的部分金属
层去除之前，先采用化学机械抛光对沟槽和通孔外的金属层进行初步平坦

【专利技术属性】
技术研发人员：王坚，贾照伟，王晖，
申请(专利权)人：盛美半导体设备上海有限公司，
类型：发明
国别省市：上海;31