半导体器件及其制造方法技术

制造半导体器件的方法包括在介电层上方设置图案化掩模的步骤。介电层包括低温固化聚酰亚胺。该方法进一步包括通过图案化掩模将介电层的第一表面暴露于I线步进器内的I线波长，以及显影介电层以形成开口的步骤。本发明专利技术的实施例还涉及半导体器件。

Semiconductor device and manufacturing method thereof

A method of manufacturing a semiconductor device includes a step of setting a patterned mask over the dielectric layer. The dielectric layer includes a low temperature cured polyimide. The method further includes exposing the first surface of the dielectric layer to the I line wavelength in the I line stepper by patterning a mask, and developing a dielectric layer to form an opening. Embodiments of the present invention also relate to semiconductor devices.

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术的实施例涉及半导体器件及其制造方法。
技术介绍
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速发展。很大程度上，集成密度上的这种改进源于最小部件尺寸的持续缩小(例如，朝向亚20nm节点缩小半导体工艺节点)，这允许将更多的部件集成到给定区域中。随着近来对小型化、更高速度和更大带宽以及更低功耗和延迟的需求的增长，对于半导体管芯的更小且更具创造性的封装技术的需求也已增长。随着半导体技术的进一步发展，已经出现堆叠和接合的半导体器件作为有效替代物以进一步减小半导体器件的物理尺寸。在堆叠式半导体器件中，在单独的半导体衬底上至少部分地制造诸如逻辑器、存储器、处理器电路等的有源电路，并且然后将这些有源电路物理和电接合在一起以形成功能器件。这样的接合工艺利用复杂的技术，并且期望改进。
技术实现思路
本专利技术的实施例提供了一种制造半导体器件的方法，所述方法包括：在介电层上方设置图案化掩模，所述介电层包括低温固化聚酰亚胺；通过所述图案化掩模将所述介电层的第一表面暴露于I线步进器内的I线波长；以及显影所述介电层以形成开口。本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：在介电层上方设置图案化掩模，所述介电层包括低温固化聚酰亚胺；通过所述图案化掩模将所述介电层的第一表面暴露于I线步进器内的I线波长；以及显影所述介电层以形成开口。

【技术特征摘要】
2016.03.18 US 15/074,7421.一种制造半导体器件的方法，所述方法包括：在介电层上...

【专利技术属性】
技术研发人员：刘子正，胡毓祥，郭宏瑞，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71