半导体装置及其制造方法制造方法及图纸

本发明专利技术涉及一种半导体装置及其制造方法。实施方式的半导体装置包含第1半导体区域、积层体、多个柱状部、壁状的多个第1绝缘部及柱状的多个第2绝缘部。积层体设置在第1半导体区域上且包含交替地积层的多个绝缘体与多个电极层。柱状部设置在积层体内且沿积层体的积层方向延伸并包含半导体主体与电荷蓄积膜，半导体主体与第1半导体区域相接。第1绝缘部设置在积层体内并沿积层方向及与积层方向交叉的第1方向延伸且与第1半导体区域相接。第2绝缘部设置在积层体内且沿积层方向延伸并与第1半导体区域相接。第2绝缘部的沿着与第1方向在平面内交叉的第2方向的宽度比第1绝缘部的沿着第2方向的宽度宽。第2绝缘部俯视观察时配置成错位格子状。

Semiconductor device and method of manufacturing the same

The invention relates to a semiconductor device and a manufacturing method thereof. Embodiments of the semiconductor device include a first semiconductor region, a laminate, a plurality of cylindrical portions, a plurality of first insulating portions of the wall, and a plurality of second insulating portions of the column. The laminate is disposed on the first semiconductor region and includes a plurality of insulators and a plurality of electrode layers alternately stacked. The columnar part is arranged in the layered body and extends along the stacking direction of the layered body and comprises a semiconductor main body and a charge accumulation film, wherein the semiconductor main body is connected with the first semiconductor region. The first insulating part is arranged in the layered body and extends along the stacking direction and the first direction crossed with the stacking direction and is connected with the first semiconductor region. The second insulating part is arranged in the layered body and extends along the lamination direction and is connected with the first semiconductor region. The width of the second direction of the second insulating part in the plane opposite the first direction is wider than the width of the first insulating part along the second direction. The second insulating part is arranged in a staggered grid when viewed downward.

【技术实现步骤摘要】
半导体装置及其制造方法相关申请本申请享有以美国临时专利申请62/304,983号(申请日：2016年3月8日)及美国专利申请15/258,220号(申请日：2016年9月7日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
实施方式涉及一种半导体装置及其制造方法。
技术介绍
提出有一种三维构造的存储设备，它是在多个电极层积层而成的积层体形成存储孔，并在该存储孔内沿积层体的积层方向延伸地设置着电荷蓄积膜与半导体膜。存储设备在漏极侧选择晶体管与源极侧选择晶体管之间具有串联连接的多个存储单元。存储单元的漏极经由漏极侧选择晶体管电连接于位线。存储单元的源极经由源极侧选择晶体管电连接于源极线。一般地，在积层体的内部形成狭缝，将源极线设置在该狭缝内。但是，如果将源极线设置在狭缝内，那么狭缝的宽度会变宽。因此，妨碍了存储单元阵列的平面尺寸缩小。期望存储单元阵列的平面尺寸缩小。
技术实现思路
实施方式提供一种能够使存储单元阵列的平面尺寸缩小的半导体装置及其制造方法。实施方式的半导体装置包含第1导电型的第1半导体区域、积层体、多个柱状部、壁状的多个第1绝缘部及柱状的多个第2绝缘部。本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于具备：第1导电型的第1半导体区域；积层体，设置在所述第1半导体区域上，且所述积层体包含交替地积层的多个绝缘体与多个电极层；多个柱状部，设置在所述积层体内，所述柱状部沿所述积层体的积层方向延伸，所述柱状部包含半导体主体与电荷蓄积膜，所述半导体主体与所述第1半导体区域相接，且电荷蓄积膜包含电荷蓄积部；壁状的多个第1绝缘部，设置在所述积层体内，所述第1绝缘部沿所述积层方向及与所述积层方向交叉的第1方向延伸，且所述第1绝缘部与所述第1半导体区域相接；以及柱状的多个第2绝缘部，设置在所述积层体内，所述第2绝缘部沿所述积层方向延伸，所述第2绝缘部与所述第1半导体区域相接，所述第2...

【技术特征摘要】
2016.03.08 US 62/304,983;2016.09.07 US 15/258,2201.一种半导体装置，其特征在于具备：第1导电型的第1半导体区域；积层体，设置在所述第1半导体区域上，且所述积层体包含交替地积层的多个绝缘体与多个电极层；多个柱状部，设置在所述积层体内，所述柱状部沿所述积层体的积层方向延伸，所述柱状部包含半导体主体与电荷蓄积膜，所述半导体主体与所述第1半导体区域相接，且电荷蓄积膜包含电荷蓄积部；壁状的多个第1绝缘部，设置在所述积层体内，所述第1绝缘部沿所述积层方向及与所述积层方向交叉的第1方向延伸，且所述第1绝缘部与所述第1半导体区域相接；以及柱状的多个第2绝缘部，设置在所述积层体内，所述第2绝缘部沿所述积层方向延伸，所述第2绝缘部与所述第1半导体区域相接，所述第2绝缘部的沿着与所述第1方向在平面内交叉的第2方向的宽度比所述第1绝缘部的沿着所述第2方向的宽度宽，且所述第2绝缘部俯视观察时配置成错位格子状。2.根据权利要求1所述的半导体装置，其特征在于：还具备设置在所述第2绝缘部内的第1导电体。3.根据权利要求2所述的半导体装置，其特征在于：所述第1导电体与所述第1半导体区域相接。4.根据权利要求2所述的半导体装置，其特征在于：还具备设置在所述第1半导体区域内的第2导电型的第2半导体区域，且所述第1导电体与所述第2半导体区域相接。5.根据权利要求2所述的半导体装置，其特征在于：还具备周边电路，该周边电路将所述第1半导体区域夹在中间而设置在所述积层体的下方，且所述周边电路包含晶体管，且所述第1导电体与所述晶体管电连接。6.根据权利要求1所述的半导体装置，其特征在于：所述第2绝缘部与所述第1绝缘部的1个重叠。7.根据权利要求1所述的半导体装置，其特征在于：所述第2绝缘部不与所述第1绝缘部重叠。8.根据权利要求1所述的半导体装置，其特征在于：所述第2绝缘部的至少1个与所述第1绝缘部的1个重叠，且所述第2绝缘部的其余部分不与所述第1绝缘部重叠。9.根据权利要求8所述的半导体装置，其特征在于还具备：第2导电体，设置在所述第2绝缘部内；第2导电型的第3半导体区域，设置在所述第1半导体区域内；以及第1导电型的第4半导体区域，设置在所述第1半导体区域内；设置在所述第2绝缘部的至少1个的所述第2导电体与所述第3半导体区域相接，且设置在所述第2绝缘部的其余部分的所述第2导电体与所述第4半导体区域相接。10.根据权利要求1所述的半导体装置，其特征在于：所述第2绝缘部的平面形状为圆形、圆角长方形及椭圆形的任一个。11.根据权利要求1所述的半导体装置，其特征在于：所述第2绝缘部代替所述柱状部设置在供设置所述柱状部的区域。12.根据权利要求11所述的半导体装置，其特征在于：所述柱状部从所述第2绝缘部的周围被省略。13.根据权利要求1所述的半导体装置，其特征在于：所述第2绝缘部覆盖设置在所述第1绝缘部，且所述柱状部从所述第2绝缘部的周围被省略。14.根据权利要求2所述的半导体装置，其特征在于：在所述积层体的上方还具备将所述第1导电体彼此连接的电气配线。15.一种半导体装置的制造方法，其特征在于具备如下步骤：在第1半导体区域上...

【专利技术属性】
技术研发人员：藤木润，荒井伸也，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP