将虚设图型用于套迭目标设计及套迭控制的方法技术

所提供是将虚设图型用于套迭目标设计及套迭控制的方法。具体实施例包括在第一层上提供第一虚设图型作为集成电路(IC)用的外套迭目标；在第二层上提供与第二虚设图型相关联的图型作为用于测量套迭的目标；以及利用扫描式电子显微镜(SEM)获得该第一与第二虚设图型间的套迭测量。

【技术实现步骤摘要】
将虚设图型用于套迭目标设计及套迭控制的方法
本专利技术是关于套迭目标设计及套迭控制。特别的是，本专利技术是关于纳米(nm)技术节点中用于半导体装置的套迭目标计量方面。
技术介绍
硅晶圆按照循序步骤来制造，各阶段在晶圆上置放材料图型；按照这种方式，敷设全部由不同材料所制成的晶体管、接点等。为使最终装置正确作用，这些不同图型必须正确对准，例如，接点、线路及晶体管全都必须排列整齐。套迭控制界定此图型间对准的控制。其在集成电路(IC)制造中一直都扮演重要角色，有助于监控多层装置结构上的层间对准。任何种类的错位都可能造成短路及连接失效，进而影响晶圆厂良率及毛利率。套迭控制目前已变为更加至关重要，因为诸如双图型化与浸入微影等提升图型密度及创新技术的组合为基于图型的良率带来挑战。在因应逐渐更紧密的套迭预算时，兼具更高测量准确度/精密度及制程稳建性的套迭计量解决方案是关键因素。更高阶套迭控制与现场计量使用更小、微格栅或其它新颖的目标，正在变为对于成功提高产量及提升良率具有重要性。更多半导体设计规则在缩小，据知套迭误差预算百分比相比于产品套迭预算有在提高。即使套迭改善程度小也颇令人期望，但对于非常小且本文档来自技高网...

【技术保护点】
一种方法，包含：在第一层上提供第一虚设图型作为集成电路(IC)用的外套迭目标；在第二层上提供与第二虚设图型相关联的图型作为用于测量套迭的目标；以及利用扫描式电子显微镜(SEM)获得该第一与第二虚设图型间的套迭测量。

【技术特征摘要】
2016.03.01 US 15/057,7271.一种方法，包含：在第一层上提供第一虚设图型作为集成电路(IC)用的外套迭目标；在第二层上提供与第二虚设图型相关联的图型作为用于测量套迭的目标；以及利用扫描式电子显微镜(SEM)获得该第一与第二虚设图型间的套迭测量。2.如权利要求1所述的方法，其中该第一层形成于衬底上方。3.如权利要求2所述的方法，其中该衬底是分划板。4.如权利要求3所述的方法，其中该套迭测量跨布该分划板的整体扩展。5.如权利要求2所述的方法，其中该衬底是晶圆。6.如权利要求5所述的方法，其中该套迭测量跨布该晶圆的整体扩展。7.如权利要求1所述的方法，更包含：将该套迭测量与数据库中所储存该IC有关的信息作比较。8.如权利要求7所述的方法，更包含：基于该套迭测量与该数据库中所储存该IC有关的该信息间的差异来调整该第一与第二层上该IC的微影制程。9.如权利要求8所述的方法，其中该IC有关的该信息包括层厚、层应力、光学OVL、或其它测量输出。10.如权利要求1所述的方法，更包含：基于该套迭测量来判定制程工具参数，该制程工具参数选自于局部化应力、热点或热预算。11.一种方法，包含：在第一层上提供第一虚设图型作为集成电路(IC)用的第一套迭目标；在第二层上提供第二虚设图型作为第二套迭目标；以及利用扫描式电子显微镜(SEM)获得该第一与第二虚设图型间的套迭测量...

【专利技术属性】
技术研发人员：朴东锡，周跃，M·卡拉柯依，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛,KY