本发明专利技术提供半导体装置及主机设备。半导体装置(3)具备第1器件(4‑1)及第2器件(4‑2)，它们分别具备：解析接收的分组的指令，确定由分组指定的处理的解码器(7)；根据分组内的信息产生固有的器件编号的产生电路(8)；保持产生的固有的器件编号的寄存器(9)；和更新并输出分组内的信息的更新电路(10)。第2器件(4‑2)接收第1器件(4‑1)中更新了信息的分组，并且第2器件(4‑2)的产生电路(8‑1)产生不同于第1器件(4‑1)的器件编号。
【技术实现步骤摘要】
半导体装置及主机设备本申请是申请日为2010年9月24日、申请号为201080039726.6、专利技术名称为“半导体装置及主机设备”的中国专利申请的分案申请。
本专利技术的实施方式涉及半导体装置及主机设备。
技术介绍
作为采用NAND型闪速存储器的存储系统已知有SDTM卡。另外，作为SD卡和主机设备之间的接口已知有SD接口。专利文献1：美国专利第6,820,148号说明书。
技术实现思路
本专利技术提供可抑制构成的复杂化，并向各器件赋予固有的ID的半导体装置及主机设备。实施方式的半导体装置，具备第1器件及第2器件，上述第1器件及第2器件分别具备：解析接收的分组的指令，确定由上述分组指定的处理的解码器；根据上述分组内的信息产生固有的器件编号的产生电路；保持产生的上述固有的器件编号的寄存器；和更新上述分组内的信息并进行输出的更新电路。上述第2器件接收由上述第1器件更新了上述信息的上述分组，并且，上述第2器件的上述产生电路产生不同于上述第1器件的上述器件编号。另一实施方式的半导体装置，具备器件，上述器件具备：解析接收的分组的指令，确定由上述分组指定的处理的解码器；根据上述分组内的信息产生固有的器件编号的产生电路；保持产生的上述固有的器件编号的寄存器；和更新并输出上述分组内的信息的更新电路，在从主机分发的上述分组经由一个或多个上述器件返回主机的广播分组中，上述分组为确定固有器件编号的指令分组的情况下，上述指令分组包含表示上述器件编号的初始值和最终值的参数，上述器件根据上述最终值，判断是否从上述主机最初接受了确定上述固有器件编号的上述指令分组，在判断为从上述主机最初接受了确定上述固有器件编号的上述指令分组的情况下，根据接收的上述指令分组的上述初始值确定器件编号，将确定的上述器件编号设定在上述寄存器，将上述指令分组内的上述初始值及最终值更新为上述确定的上述器件编号，并将上述指令分组发送至下一个器件或上述主机，并且在上述初始值为特定的值的情况下，上述器件编号由从上述主机最初接受了上述指令分组的器件确定为0以外的值，在上述初始值为特定的值以外的值的情况下，由上述主机确定，在判断为没有从上述主机最初接受确定上述固有器件编号的上述指令分组的情况下，通过使接收的上述指令分组内的上述最终值增量，算出与已确定器件编号的其他器件不同且为0以外的值的器件编号，将其设定在上述寄存器，不更新上述指令分组内的上述初始值，将上述最终值更新为上述算出的上述器件编号，并将上述指令分组发送至下一个器件或上述主机，上述初始值及最终值的更新数据，在上述指令分组内，记录在与更新前的数据相同的字段。另一实施方式的半导体装置，具备器件，上述器件具备：解析接收的分组的指令，确定由上述分组指定的处理的解码器；根据上述分组内的信息产生固有的器件编号的产生电路；保持产生的上述固有的器件编号的寄存器；和更新并输出上述分组内的信息的更新电路，在从主机分发的上述分组经由一个或多个上述器件返回主机的广播分组中，上述分组为确定固有器件编号的指令分组的情况下，上述指令分组包含表示上述器件编号的初始值和最终值的参数，上述器件，在判断为从上述主机最初接受了确定上述固有器件编号的上述指令分组的情况下，根据接收的上述指令分组的上述初始值确定器件编号，将确定的上述器件编号设定在上述寄存器，将上述指令分组内的上述初始值更新为上述确定的上述器件编号，并将上述器件数更新为1，将上述指令分组发送至下一个器件或上述主机，并且在上述初始值为特定的值的情况下，上述器件编号由从上述主机最初接受了上述指令分组的器件确定为0以外的值，在上述初始值为特定的值以外的值的情况下，由上述主机确定，在判断为没有从上述主机最初接受确定上述固有器件编号的上述指令分组的情况下，通过使接收的上述指令分组内的上述器件数增量，算出与已确定器件编号的其他器件不同且为0以外的值的器件编号，将其设定在上述寄存器，不更新上述指令分组内的上述初始值，将上述器件数更新为增量后的值，并将上述指令分组发送至下一个器件或上述主机，上述初始值及器件数的更新数据，在上述指令分组内，记录在与更新前的数据相同的字段。另一实施方式的主机设备，其连接有多个器件，其特征在于，上述主机设备，向第1器件分发将器件编号的初始值及最终值设定成预定的值的第1分组，并且，经由全部上述器件，从最终器件接收上述初始值及上述最终值的修正后的最终分组，根据上述最终分组内的修正后的上述初始值及上述最终值，识别连接的上述器件的数及向上述器件分配的器件编号，通过将上述初始值设为特定的值，上述第1器件的器件编号由上述第1器件确定为0以外的值，通过将上述初始值设为特定的值以外的值，上述第1器件的器件编号由上述主机设备确定，上述初始值及最终值的修正数据，在上述第1分组内，记录在与修正前的数据相同的字段。另一实施方式的主机设备，其连接有多个器件，其特征在于，上述主机设备，向第1器件分发将器件编号的初始值及器件数设定成预定的值的第1分组，并且，经由全部的上述器件，从最终器件接收上述初始值及上述器件数的修正后的最终分组，上述主机设备将上述最终分组内的修正后的上述初始值识别为上述第1器件的上述器件ID，根据上述最终分组内的修正后的上述初始值和上述器件数，算出上述多个器件的上述器件编号，通过将上述初始值设为特定的值，上述第1器件的器件编号由上述第1器件确定为0以外的值，通过将上述初始值设为特定的值以外的值，上述第1器件的器件编号由上述主机设备确定，上述初始值及最终值的修正数据，在上述第1分组内，记录在与修正前的数据相同的字段。附图说明图1是第1实施方式的半导体系统的方框图。图2是第1实施方式的帧格式的概念图。图3是第1实施方式的主机设备的动作流程图。图4是第1实施方式的器件的动作流程图。图5是第1实施方式的半导体系统的方框图。图6是第2实施方式的存储系统的方框图。图7是第2实施方式的半导体系统的方框图。图8是第2实施方式的半导体系统的方框图。图9是第2实施方式的半导体系统的方框图。图10是第3实施方式的存储系统的方框图。图11是第1至第3实施方式的主机设备的方框图。图12是第1至第3实施方式的变形例的帧格式的概念图。图13是第1至第3实施方式的变形例的器件的动作流程图。图14是第1至第3实施方式的变形例的半导体系统的方框图。图15是第1至第3实施方式的变形例的帧格式的概念图。标号说明：1…半导体系统，2…主机设备，3…半导体装置，4-1～4-5…电子器件，5-1～5-3，30…输入信号针脚(pin)，6-1～6-3，31…输出信号针脚，7-1～7-3，33…分组(packet)解码器，8-1～8-3，34…运算模块，9-1～9-5…寄存器，10-1～10-3…分组更新电路，11…分组，11-1～11-5…字段，12，12-1，12-2…集线器，20…存储系统，21…控制器，22…卡槽，23…CPU，24…系统存储器，25-1～25-5…控制器，26-1～26-5…器件部，36…分组产生部，32…输入输出针脚，35…存储器具体实施方式SD接口中，根据选择器件的地址(relativecardaddress：RCA)，可将多个器件连接到一条总线。但是，若要采用该方法由一个主机设备控制更多的器件，则存在主本文档来自技高网...
【技术保护点】
一种半导体装置，其特征在于，具备器件，上述器件具备：解析接收的分组的指令，确定由上述分组指定的处理的解码器；根据上述分组内的信息产生固有的器件编号的产生电路；保持产生的上述固有的器件编号的寄存器；和更新并输出上述分组内的信息的更新电路，在从主机分发的上述分组经由一个或多个上述器件返回主机的广播分组中，上述分组为确定固有器件编号的指令分组的情况下，上述指令分组包含表示上述器件编号的初始值和最终值的参数，上述器件根据上述最终值，判断是否从上述主机最初接受了确定上述固有器件编号的上述指令分组，在判断为从上述主机最初接受了确定上述固有器件编号的上述指令分组的情况下，根据接收的上述指令分组的上述初始值确定器件编号，将确定的上述器件编号设定在上述寄存器，将上述指令分组内的上述初始值及最终值更新为上述确定的上述器件编号，并将上述指令分组发送至下一个器件或上述主机，并且在上述初始值为特定的值的情况下，上述器件编号由从上述主机最初接受了上述指令分组的器件确定为0以外的值，在上述初始值为特定的值以外的值的情况下，由上述主机确定，在判断为没有从上述主机最初接受确定上述固有器件编号的上述指令分组的情况下，通过使接收的上述指令分组内的上述最终值增量，算出与已确定器件编号的其他器件不同且为0以外的值的器件编号，将其设定在上述寄存器，不更新上述指令分组内的上述初始值，将上述最终值更新为上述算出的上述器件编号，并将上述指令分组发送至下一个器件或上述主机，上述初始值及最终值的更新数据，在上述指令分组内，记录在与更新前的数据相同的字段。...
【技术特征摘要】
2009.09.24 JP 2009-219691;2009.09.25 JP 2009-221461.一种半导体装置，其特征在于，具备器件，上述器件具备：解析接收的分组的指令，确定由上述分组指定的处理的解码器；根据上述分组内的信息产生固有的器件编号的产生电路；保持产生的上述固有的器件编号的寄存器；和更新并输出上述分组内的信息的更新电路，在从主机分发的上述分组经由一个或多个上述器件返回主机的广播分组中，上述分组为确定固有器件编号的指令分组的情况下，上述指令分组包含表示上述器件编号的初始值和最终值的参数，上述器件根据上述最终值，判断是否从上述主机最初接受了确定上述固有器件编号的上述指令分组，在判断为从上述主机最初接受了确定上述固有器件编号的上述指令分组的情况下，根据接收的上述指令分组的上述初始值确定器件编号，将确定的上述器件编号设定在上述寄存器，将上述指令分组内的上述初始值及最终值更新为上述确定的上述器件编号，并将上述指令分组发送至下一个器件或上述主机，并且在上述初始值为特定的值的情况下，上述器件编号由从上述主机最初接受了上述指令分组的器件确定为0以外的值，在上述初始值为特定的值以外的值的情况下，由上述主机确定，在判断为没有从上述主机最初接受确定上述固有器件编号的上述指令分组的情况下，通过使接收的上述指令分组内的上述最终值增量，算出与已确定器件编号的其他器件不同且为0以外的值的器件编号，将其设定在上述寄存器，不更新上述指令分组内的上述初始值，将上述最终值更新为上述算出的上述器件编号，并将上述指令分组发送至下一个器件或上述主机，上述初始值及最终值的更新数据，在上述指令分组内，记录在与更新前的数据相同的字段。2.一种半导体装置，其特征在于，具备器件，上述器件具备：解析接收的分组的指令，确定由上述分组指定的处理的解码器；根据上述分组内的信息产生固有的器件编号的产生电路；保持产生的上述固有的器件编号的寄存器；和更新并输出上述分组内的信息的更新电路，在从主机分发的上述分组经由一个或多个上述器件返回主机的广播分组中，上述分组为确定固有器件编号的指令分组的情况下，上述指令分组包含表示上述器件编号的初始值和最终值的参数，上述器件，在判断为从上述主机最初接受了确定上述固有器件编号的上述指令分组的情况下，根据接收的上述指令分组的上述初始值确...
【专利技术属性】
技术研发人员：藤本曜久，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。